一种稳定的RLC互连π模型构建及其应用

基于RLC互连树节点导纳的低阶矩构建了一种稳定的互连π模型,并讨论了它在互连树延时和逻辑门延时估计中的应用.结果表明,该模型与已有方法相比精度有一定程度的提高.     

改善FPGA互连阻性短路的测试能力

通过HSPICE模拟和理论分析研究了FPGA互连中的阻性短路缺陷行为.结果表明,阻性短路产生了时序故障,小电阻缺陷甚至产生了布尔故障.对于大电阻缺陷,当被测通路进行v-to-v转换,且引起短路故障的另一条通路保持v值时,最好检测方式发生.另外,使用静态分析可以很容易检测到小电阻缺陷.在最好检测方式下,评估了电源电压和温度对测试结果的影响.结果表明低电压有助于改善测试,短路材料有正温度系数时,低温测试较好,反之高温测试较好.     

准确的FPGA互连长度和通道宽度估计

提出了一种新的FPGA互连预测算法,包括互连长度估计算法和通道宽度估计算法.实验结果表明,与现有算法相比,该估计算法能获得更准确的估计结果.     

Characteristics and optimization of 4H-SiC MESFET with a novel p-type spacer layer incorporated with a field-plate structure based on improved trap models

A novel structure of 4H-SiC MESFETs is proposed that focuses on surface trap suppression.Characteristics of the device have been investigated based on physical models for material properties and improved trap models.By comparing with the performance of the well-utilized buried-gate incorporated with a field-plate （BG-FP） structure,it is shown that the proposed structure improves device properties in comprehensive aspects. A p-type spacer layer introduced in the channel layer suppresses the surface trap effect and reduces the gate-drain capacitance(C_gd) under a large drain voltage.A p-type spacer layer incorporated with a field-plate improves the electric field distribution on the gate edge while the spacer layer induces less C_gd than a conventional FP.For microwave applications,4H-SiC MESFET for the proposed structure has a larger gate-lag ratio in the saturation region due to better surface trap isolation from the conductive channel.For high power applications,the proposed structure is able to endure higher operating voltage as well.The maximum saturation current density of 460 mA/mm is yielded.Also,the gate-lag ratio under a drain voltage of 20 V is close to 90%.In addition,5%and 17.8%improvements in f_T and f_max are obtained compared with a BG-FP MESFET in AC simulation,respectively.Parameters and dimensions of the proposed structure are optimized to make the best of the device for microwave applications and to provide a reference for device design.     

连续时间Sigma Delta ADC设计和非理想因素分析

文章设计了一个用于物联网模拟基带的、低压、低功耗、宽带、连续时间Sigma Delta ADC,特别是对各种非理想因素（时钟抖动,环路延时,运放有限增益和带宽,比较器offset,DAC失配等）,基于matlab和simulink等工具进行了系统级仿真并得到各种非理想因素对系统性能的影响。电路架构采用3阶3bit前馈加反馈结构,电源电压1.2V,输入信号带宽为16MHz,过采样率为16,采样频率为512MHz。测试结果显示,SNR为60dB,SNDR为59.3dB,总功耗为22mW。     

低功耗变频PFC转换器的研究

基于SinoMOS 1µm 40V CMOS工艺,设计实现了一种新颖的低功耗变频PFC转换器。电路采用多矢量误差运放和可编程锯齿波振荡器结构,以获得可调频率,为PFC系统提供了快速的动态响应和精确的输出电压嵌位,同时实现了低功耗。系统能够根据外接负载的变化情况而线性调整电路的工作频率,保证PFC芯片工作在变频模式下,因此当负载变化时,整个电源系统的功率损耗能有效降低,从而提高有用功率。测试结果表明：系统正常工作频率为5~6kHz,启动电流36µA,稳定工作电流2.43mA,功率校正因数值为0.988,线性调整率小于1%。理论和实际结果均显示整个电源系统的功耗被有效降低,尤其当负载变化时。芯片有效面积为1.61mm×1.52mm。     

CMOS PWM D类音频功率放大器的过流保护电路

基于Class-D音频功率放大器的应用,采用失调比较器及单边迟滞技术,提出了一种过流保护电路,其核心为两个CMOS失调比较器。整个电路基于CSMC0.5μmCMOS工艺的BSIM3V3Spice典型模型,采用Hspice对比较器的特性进行了仿真。失调比较器的直流开环增益约为95dB,失调电压分别为0.25V和0.286V。仿真和测试结果显示,当音频放大器输出短路或输出短接电源时,过流保护电路都能正常启动,保证音频放大器不会受到损坏,能完全满足D类音频放大器的设计要求。过流保护电路有效面积为291μm×59.5μm。     

半导体型单壁碳纳米管的电子输运特性

采用基于密度泛函理论的非平衡格林函数法(Non-equilibrium Green functions,NEGF),对耦合于两个面心立方间的Al(111)电极间的(8,0)碳纳米管(Carbon nanotube,CNT)传输特性进行了计算。结果表明,在小偏压下(-40～40 mV),碳纳米管伏安特性与孤立碳纳米管的接近为零不同,而是接近为线性,这是耦合导致碳纳米管能级移动的结果。     

4H-SiC金属-半导体-金属结构紫外探测器的模拟与分析

用MEDICI软件对金属-半导体-金属(MSM)结构4H-SiC紫外(UV)探测器的I-V特性以及光谱响应等特性进行了模拟与分析,并探讨了金属电极的宽度、电极间距以及外延层厚度对探测器响应度的影响.结果表明,室温下该探测器的暗电流线性密度达到10-13A/μm,且在不同电压下光电流至少比暗电流大两个数量级;探测器的光谱响应范围为200~400 nm,在347 nm处响应度达到极大值;增大指宽或者减小指间距可以提高探测器的响应度;当波长小于峰值波长时外延层厚度对探测器的响应度基本没影响,而当波长大于峰值波长时随着外延层厚度的增大探测器的响应度有所增大.     

快速稳定的CMOS电荷泵电路的设计

基于交叉耦合NMOS单元,提出了一种低压、快速稳定的CMOS电荷泵电路.一个二极管连接的NMOS管与自举电容相并联,对电路进行预充电,从而改善了电荷泵电路的稳定建立特性.PMOS串联开关用于将信号传输到下一级.仿真结果表明,4级电荷泵的最大输出电压为7.41 V,建立时间为0.85 μs.