一种静态LoC关键性预测器设计

针对不同分簇超标量处理器结构下SPEC2000程序中指令关键可能性(LoC)的特性,提出一种静态LoC关键性预测器的设计方法。对指令LoC进行研究,根据其结构无关性和动态不变性,设计预测器。仿真结果表明,在对1×8分簇超标量处理器使用该设计时,程序的每周期指令数平均提升5.3%,性能优于动态LoC预测器。     

基于精细积分理论与算法体系的时变最优控制方案工程应用

以航天器的编队飞行控制为工程背景,利用PIMCSD工具箱设计了航天器远/近程逼近的时变控制方案,并在飞行控制仿真平台上通过了验证.仿真结果表明,相对于传统的定常控制器方案,新的时变控制器方案可以在更短的控制时间内,以更少的燃料消耗,达到更高的终端控制精度,从而验证了控制方案的可行性、有效性和先进性.同时,提出的时变控制器简化实现方案不仅可以保持良好的性能指标,也便于工程设计和实现.这些工作为航天器编队控制系统的工程设计提供了有益的参考.     

基于X射线脉冲星导航系统探测器研究

综述了基于X射线脉冲星导航系统探测器的原理,分析了现有的几种不同类型探测器的性能、测时特点和应用的局限性;给出了由多只探测器组成的探测器系统的原理设计,并分析了探测器系统的构成、安装方式以及处理电路;阐述了X射线脉冲星导航系统探测器在航天器导航中的应用以及国外应用先例,为基于X射线脉冲星导航系统探测器的研制提供有用的参考。     

基于幅值裕度的电液伺服阀优化设计

分析了力反馈电液伺服阀的频宽和相位裕度与幅值裕度之间的关系,得出了电液伺服阀在不同阻尼比时的频宽比和幅值裕度关系的曲线族,相位裕度和幅值裕度关系的曲线族.给出了在电液伺服阀设计和稳定性分析时如何运用所得出的2个典型曲线族图进行力矩马达综合刚度和结构参数优化设计的方法和步骤,还进行了理论结果和仿真结果的对比分析.     

永磁无刷直流电机的仿真研究

应用Maxwell2D软件,对永磁无刷直流电机进行了气隙磁场的有限元分析,并给出了气隙磁密分布图和反电势波形图,最后计算了电磁转矩。有限元分析的结果不仅验证了电机设计的合理性,还为电机的进一步优化设计提供了依据。     

用于工业炉节能的保温盒

保温盒是根据热传导原理设计的一种保温装置,将其安装在工业炉外壁面,能有效降低炉外壁的温度,减少与环境的温差,从而获得良好的节能效果。在RJX3-45-12高温箱式电阻炉上的试验结果表明,根据热传导原理计算的节能数据与实测值基本一致。保温盒制作和安装简便,成本低廉,是工业炉节能改造中行之有效的方法之一。     

yoyo运动的实时轨迹生成

基于NTG（Nonlinear Trajectory Generation）软件包提出了一种机器人yoyo运动实时最优轨迹生成的通用方法,即数值解法,该方法也可以应用于其他类似周期性动态系统的轨迹规划问题。对于这类系统的实时最优控制来说,一个最为关键的问题就是如何实现快速求解最优轨迹,以满足实时性要求。而传统的数值求解方法都很费时。通过把最优问题映射一个较低维的空间进行求解,并且利用多线程编程技术,大大减少了计算所用的时间。仿真结果显示所求得的数值解与解析解完全相同,这也验证了该方法的正确性。单循环yoyo仿真的计算时间为10 ms左右,这表明该方法完全可以应用于实时控制。     

NoC_MPSim:基于片上网络通信架构多核仿真平台

实现了一个用于探索基于片上网络通信架构多核系统设计空间的可配置仿真平台--NoC_MPSim.该平台包含处理器工具链、平台自动化配置脚本以及一个包含处理器、网络适配器以及多种路由器的RTL模型库,可根据用户输入的系统配置信息自动生成周期精确的多核仿真系统.针对片上网络通信架构的特征,定义了基于该通信架构的多核系统的高层次通信抽象模型,并借鉴并行机中的消息传递机制,提出了一种可有效隐藏网络乱序的并行编程模型及其通信原语,并完成其所需要的软\硬件建模.应用提出的编程模型,实现了MUSIC算法基于四核仿真系统的分布式并行计算,并经实验得到该并行MUSIC算法在该系统中加速比可达2.6.     

一个用于载荷地面测试的航天器仿真模型

针对特定的载荷物理样机地面测试验证及任务全过程演示的硬件在回路仿真背景,基于RT-LAB仿真平台,搭建了半实物仿真测试系统,其中航天器平台的仿真模型使用Simulink/Stateflow搭建,采用层次化、模块化设计,包含自主运行管理、GNC、电源、热控、推进、地面站等分系统,使用Stateflow实现载荷工作的流程控制,本文详细描述了各分系统的功能、实现,对关键分系统的功能做了验证。表明RT-LAB与Simulink/Stateflow结合可方便快捷地构建各种仿真环境,满足任务要求,而其模块化的特点使模型便于后续的维护、重用与扩展。     

基于上下文预测算法的位平面解码器VLSI设计

位平面解码器作为JPEG2000解码系统中算法复杂、运算量最大的组件,限制了解码器的工作效率,为此,以下提出了一种上下文预测算法,并将该算法与基于组的像素点跳跃算法混合使用,实现了数据处理的流水线操作,提高了位平面解码器的工作速度.并采用Verilog HDL硬件描述语言进行了RTL级描述,经过功能仿真和DC综合,最高工作频率可达100MHz,内嵌到JPEG2000解码器系统中,可满足图像实时解码的要求.