基于SystemVerilog的I^2C总线模块验证

针对I2C总线模块,介绍了一种基于Systemverilog验证环境的验证IP设计。这种基于面向对象设计的验证架构可以很容易地被重用。文中分析了基于Systemverilog验证环境的结构,并在介绍I2C总线协议的基础上,重点论述了验证环境中事务产生器及驱动器的设计     

相控阵天线的设计与FDTD分析

基于工作频率在1.79 GHz的微带天线,首先研究了移相器的设计方法,然后利用两种不同方法实现的移相器,分别设计出了相控阵天线。通过FDTD进行建模和仿真实验,计算了相控阵天线在不同扫描角的远场辐射方向图,分析了实验误差,得出了结论,所设计的相控阵天线结构简约,主瓣尖锐,最大扫描角大于45°。     

一种基于环形振荡器的轻量级高效率的真随机数发生器

真随机数发生器(TRNG)作为芯片中重要的安全组件,在现代加密系统中扮演着越来越重要的角色。对于TRNG的设计,关键是需要熵提取器可以在恶劣的环境变化(如工艺波动、电压和温度(PVT))下稳定地生成熵值。基于Xilinx FPGA平台提出了一种基于环形振荡器的低成本,高效率真随机数发生器。TRNG一方面通过快速进位逻辑来提高熵提取的效率,另一方面通过优化电路结构和延迟,在以相对较低的资源开销情况下实现可观的吞吐量和随机性。TRNG分别在多块Xilinx Virtex6 FPGAs和Xilinx Spartan6 FPGAs上进行验证,实验数据测试结果表明,所提出的TRNG能够在广泛的PVT范围内表现出良好的鲁棒性,且生成的随机比特流不仅以相当高P值通过NIST SP800-22统计测试套件,而且可以通过最新的NIST SP800-90B测试。     

一种容SEU的新型自恢复锁存器

针对单粒子翻转(SEU)的问题,提出了一种容SEU的新型自恢复锁存器。采用1P-2N单元、输入分离的钟控反相器以及C单元,使得锁存器对SEU能够实现自恢复,可用于时钟门控电路。采用高速通路设计和钟控设计,以减小延迟和降低功耗。相比于HLR-CG1,HLR-CG2,TMR,HiPer-CG锁存器,该锁存器的功耗平均下降了44.40%,延迟平均下降了81%,功耗延迟积(PDP)平均下降了94.20%,面积开销平均减少了1.80%。     

具有快速瞬态响应的电压模式Buck变换器

针对电压模式的Buck变换器,提出了一种新颖的参考电压可选择设计方案。在负载电流改变的情况下,通过参考电压选择电路和阈值电压控制电路来选择不同的参考电压,加快占空比的改变。采用SMIC 0.18 μm CMOS工艺进行设计与仿真,结果表明,该变换器在负载发生590 mA瞬态变化时的输出过冲电压小于50 mV,并且瞬态恢复时间小于12 μs。与传统的电压控制模式相比,该变换器具有更好的瞬态响应性能。     

一种低开销加固锁存器的设计

针对单粒子翻转问题,设计了一种低开销的加固锁存器。在输出级使用钟控C单元,以屏蔽锁存器内部节点的瞬态故障;在输出节点所在的反馈环上使用C单元,屏蔽输出节点上瞬态故障对电路的影响;采用了从输入节点到输出节点的高速通路设计,延迟开销大幅降低。HSPICE仿真结果表明,相比于FERST,SEUI,HLR,Iso-DICE锁存器,该锁存器的面积平均下降23.20%,延迟平均下降55.14%,功耗平均下降42.62%。PVT分析表明,该锁存器的性能参数受PVT变化的影响很小,性能稳定。     

周期信号傅氏变换两种表达式的等效性证明

1 问题的提出在大多数《信号与系统》教材或参考文献中,在讨论确定性周期信号的傅里叶交换时,所采用的方法是先将周期信号展成傅里叶级数,再求傅里叶变换,具体过程是:设f(t)为周期为了T_1的周期信号先展成傅里叶级数:两边取傅里叶变换得     

部分向量奇偶位切分的LFSR重新播种方法

提出一种基于部分测试向量奇偶位切分的LFSR重新播种测试方法.针对确定测试集中各个测试向量包含确定位的位数有较大差异以及测试向量所含的确定位大多连续成块的特点,通过奇偶切分部分确定位较多的向量,使得编码压缩的LFSR度数得到有效降低,从而提高了测试数据压缩率.其解压缩电路仍然采用单个LFSR进行解码与切分向量的合并.与目前国际同类编码压缩方法相比,具有测试数据压缩率高、解压硬件开销低、测试数据传输协议简单等特点.     

全双工软件串行通信接口的设计

本文描述了单片机应用系统的设计特点和双串口全双工串行通信的应用要求,结合单片机AT89C52应用系统,探讨了全双工软件串行通信接口设计的硬件基础和控制原理,给出了全双工软件串行通信接口的关键控制代码和应用特点。     

一种基于熵源分离模型的可重构安全原语

在信息爆炸时代,信息的安全问题受到了广泛关注。在物联网设备的加密协议中,物理不可克隆函数(PUF)与真随机数发生器成为加密协议中基本的安全原语,提供了轻量级的解决方案。文章提出了一种熵源分离模型,能够分离环形振荡器中抖动(真随机数发生器的熵)和工艺偏差(PUF熵)引起的延时。基于该模型,在FPGA上设计了一种可重构的双工作模式电路,通过改变模式可分别生成PUF和真随机数。相较于FPGA上独立设计的PUF和真随机数发生器,该结构具有资源开销小、面积利用率高、功耗低等优势。实验结果表明,生成的PUF稳定性高、唯一性强、均匀性好;真随机数序列均通过了NIST测试,具有高随机性和不可预测性。