高精度自整角机轴/角测量系统设计

介绍了一种高精度自整角机轴/角测量系统设计方法,给出了基于FPGA的硬件电路设计、仿真和数据分析。本设计重点研究了轴/角测量的一种全数字信号处理方法,在FPGA器件上实现了系统的时序控制、数字混频、FIR滤波器和轴/角转换等模块的数字电路设计,保证了系统的抗干扰性和可靠性。设计仿真与分析结果表明,采用14位数字输出可获得1.3′的轴/角测量精度,满足了自整角机轴/角测量的高精度设计要求。     

一种基于环形振荡器的轻量级高效率的真随机数发生器

真随机数发生器(TRNG)作为芯片中重要的安全组件,在现代加密系统中扮演着越来越重要的角色。对于TRNG的设计,关键是需要熵提取器可以在恶劣的环境变化(如工艺波动、电压和温度(PVT))下稳定地生成熵值。基于Xilinx FPGA平台提出了一种基于环形振荡器的低成本,高效率真随机数发生器。TRNG一方面通过快速进位逻辑来提高熵提取的效率,另一方面通过优化电路结构和延迟,在以相对较低的资源开销情况下实现可观的吞吐量和随机性。TRNG分别在多块Xilinx Virtex6 FPGAs和Xilinx Spartan6 FPGAs上进行验证,实验数据测试结果表明,所提出的TRNG能够在广泛的PVT范围内表现出良好的鲁棒性,且生成的随机比特流不仅以相当高P值通过NIST SP800-22统计测试套件,而且可以通过最新的NIST SP800-90B测试。     

WiNoC中基于Edge first算法的流量平衡设计

在无线片上网络中,无线节点拥塞以及不同子网和全局网络内的流量平衡情况对整个片上网络的通信效率有着重要的影响,为此提出了基于Edge first算法的全局流量平衡机制（GTB）。首先优化了划分有线无线数据包的机制,减少了无线节点处的拥塞;其次根据无线路由器（WR）的拥塞情况,提出Edge first路由算法平衡子网内的流量;最后在全局网络中提出了全局子网拥塞感知（GSCA）判断机制,使得长距离数据包优先从低拥塞子网通过,平衡了全局网络的流量。实验表明,该方案在可接受的硬件开销、功耗开销下,保证较低的网络延迟和较高的网络吞吐率,并且大幅的提升了网络的流量平衡性能。     

一种基于熵源分离模型的可重构安全原语

在信息爆炸时代,信息的安全问题受到了广泛关注。在物联网设备的加密协议中,物理不可克隆函数(PUF)与真随机数发生器成为加密协议中基本的安全原语,提供了轻量级的解决方案。文章提出了一种熵源分离模型,能够分离环形振荡器中抖动(真随机数发生器的熵)和工艺偏差(PUF熵)引起的延时。基于该模型,在FPGA上设计了一种可重构的双工作模式电路,通过改变模式可分别生成PUF和真随机数。相较于FPGA上独立设计的PUF和真随机数发生器,该结构具有资源开销小、面积利用率高、功耗低等优势。实验结果表明,生成的PUF稳定性高、唯一性强、均匀性好;真随机数序列均通过了NIST测试,具有高随机性和不可预测性。     

一种新型低功耗加固SRAM存储单元

提出了一种抗辐射加固12T SRAM存储单元。采用NMOS管组成的堆栈结构降低功耗,利用单粒子翻转特性来减少敏感节点,获得了良好的可靠性和低功耗。Hspice仿真结果表明,该加固SRAM存储单元能够完全容忍单点翻转,容忍双点翻转比例为33.33%。与其他10种存储单元相比,该存储单元的面积开销平均增加了3.90%,功耗、读时间和写时间分别平均减小了34.54%、6.99%、26.32%。电路静态噪声容限大且稳定性好。     

一种基于FPGA进位逻辑的RO PUF设计

物理不可克隆函数(PUF)作为一种可有效地应对硬件安全问题的电路结构,在近些年得到了广泛的关注.环形振荡器(RO)PUF由于不需要完全对称的布线方式,因此被认为是最理想的PUF结构之一.现有的ROPUF设计愈加复杂且需要"硬宏"来固定电路,这导致PUF的移植性很差.文章利用FPGA中固有的进位逻辑资源实现RO PUF,...     

基于新型压缩树的近似Booth乘法器

随着大数据、云计算、物联网等技术的兴起,终端设备在硬件开销和供电方面面临巨大挑战,对于新型高效低功耗运算单元的需求日益迫切。针对运算单元功耗高的问题,提出了一种新型高效低功耗的近似Booth乘法器,可应用于图像处理、多媒体处理、模式识别等可容错应用领域。实验结果表明,与已有乘法器相比,所提出的近似Booth乘法器在功耗和延时方面分别降低了19.3%和28.6%,在面积方面节省了29.0%。同时,所提出的近似Booth乘法器的运算精度也具备一定的优势。最后,在高斯滤波的应用中验证了所提出的近似Booth乘法器的实用性。     

基于可配置异步反馈环形振荡器的真随机数发生器

作为现代加密系统不可或缺的一部分,真随机数发生器(TRNG)在信息安全中具有非常重要的作用。 本文提出了一种 可配置、轻量级、高吞吐量的真随机数发生器。 该结构利用与非门和异或门构成了可配置的异步反馈环形振荡器,通过在短时 间内增加相位噪声,来扩大时间抖动范围,从而改善了熵源的随机性。 该结构在 Xilinx Kintex-7 进行了多次测试验证,实验结果 表明,在不同温度(0℃ ~ 80℃ )和不同输出电压(0. 8~ 1. 2 V)的环境变化下,所提出的 TRNG 具有较强的鲁棒性,在硬件资源上 仅消耗了 43 个 LUTs 和 6 个 DFFs,并且获得高达 300 Mb / s 的吞吐量。 同时,生成的随机比特流能够以较高的 P 值通过 NIST SP800-22 和 NIST SP800-90B 测试。     

基于 STR 的两级差分的高精度低功耗 TDC

随着集成电路工艺的发展和集成度的提高,电路延时显著降低,传统的时间数字转换器(TDC)的研究趋向于兼具高分辨率和高精度的电路设计。近年来,摩尔定律逐渐失效,物联网大背景下轻量化,微型化,低功耗的边缘设备得到了飞速发展,用于片上延时测量的微型化TDC的研究重点逐步转向高精度的低功耗设计。基于Xilinx Virtex-6 XC6VLX240T现场可编程门阵列(FPGA)开发平台,提出了一种以游标自定时环(vernier self timing ring, VSTR)代替直接计数法的粗测结构,和两条对称的延迟链组成的细测结构。通过边沿重合检测单元和锁存单元将粗测结构的游标STR与细测的对称延迟链结合,设计结果表明该结构量程可达到491 ns,分辨率为14.8 ps,最高精度为12.9 ps,功耗为0.068 W,说明了提出的两级差分结构具有高精度低功耗的特点。