高阶电荷泵锁相环环路滤波器的设计

考虑到电荷泵锁相环离散采样特性,本文提出了高阶电荷泵锁相环环路滤波器的模块化设计方法.它可以将电荷泵锁相环设计成任意要求的阶和型.这样的锁相环既能消除相位抖动,又能跟踪大的频率阶跃或斜升的输入信号.通过对所设计的电荷泵锁相环稳定性和特征分析,确定了环路参数的选择范围,得出n阶n型的锁相环均优于其他类型.对两种类型的电荷泵锁相环的仿真,结果表明了设计方法的有效性和分析方法的正确性.本文的设计方法为高阶电荷泵锁相环滤波器的设计提供了重要的参考和指导.     

低抖动锁相环对微加速度计时钟性能的改善

通过对微加速度计时钟电路的研究,并和传统RC振荡器进行比较,提出了一种用于微加速度计的低频率抖动(Low-Jitter)的电荷泵锁相环电路.该电路包括无死区的鉴频鉴相器(PFD)、低通滤波器(LPF)、电荷泵(CP)、压控振荡器(VCO)及分频器组成.仿真验证,电荷泵锁相环电路使微加速度计系统时钟的频率抖动从0.5 kHz改善为0.1 kHz以下,从而提高了微加速度计的噪声性能和灵敏度.     

一种可编程调频的L频段高性能电荷泵锁相环

基于SMIC 180 nm/1.8 V CMOS工艺,设计了一种高速、低功耗且具有输入选频和多水平调频输出范围的L频段电荷泵锁相环。输入端附加了四选一数据选择器,实现多频点信号的选频追踪,输出端设计了一种由新型P、S架构计数器构建的可编程双模分频器,实现高精度分频和连续位数的可编程输出。实验结果表明,锁相环最终锁定输出频率为1.1 GHz,从启动至稳频输出的锁定时间仅为1.5μs,整体电路功耗低至1.2 mW,同时可有效实现频率范围73 MHz至500 MHz的2~15位连续的可编程输出分频。完成锁相环电路的后端设计并提交流片,最终版图面积仅为0.027 mm^(2)。所提出的L频段锁相环可有效用于卫星降频信号接收、光信号调制和数字音频广播(T-DAB)等无线信号通信和处理系统。     

降低电荷泵锁相环频率合成器的杂散分析

为了改善锁相环频率合成器的杂散,分析了电荷泵锁相环频率合成器杂散的表征形式以及产生的原因,并提出了5种降低杂散的方法,最后通过ADS软件进行了仿真.仿真结果表明:在改变参数为原先的50%的情况下,减小分频比来降低杂散的效果最为明显,可以减小3.823 dB,而减少环路极点则相对弱一些,只减小了1.605 dB.在工程实践中借鉴这些方法可设计出符合杂散需求的频率合成器.     

一款低噪声八相位锁相环设计

基于宽频率范围数字系统的需求,在0.13μm工艺下设计了一款宽输出范围、低抖动八相位锁相环。首先通过数学建模优化环路带宽,在系统级减小环路噪声;在振荡器中引入了前馈传输管单元以提高振荡频率并降低振荡器相位噪声;最后利用具有伪静态结构的D触发器来降低鉴相器和分频器的功耗并提高其抗噪声能力。仿真结果表明,VCO输出频率在1.2 GHz时相位噪声为-95dBc/Hz@1MHz,FOM功耗为4.5PJ@2GHz。     

10Gb/s CMOS时钟和数据恢复电路的设计

介绍了利用0.18μmCMOS工艺实现了应用于光纤传输系统SDHSTM-64级别的时钟和数据恢复电路。采用了电荷泵锁相环(CPPLL)结构,CPPLL中的鉴相器能够鉴测相位产生超前滞后逻辑,采样数据具有1∶2分接的功能。振荡器采用全集成LC压控振荡器,鉴相器采用半速率的结构。对应于10Gb/s的PRBS数据(231-1),恢复出的5GHz时钟的相位噪声为-112dBc/Hz@1MHz,同时10Gb/s的PRBS数据分接出两路5Gb/s数据。芯片面积仅为1.00mm×0.8mm,电源电压1.8V时功耗为158mW。     

电荷泵锁相环中相位噪声的抑制和讨论

旨在介绍一种抑制电荷泵锁相环(CPPLL)中相位噪声(Jitter)的电路结构。文章在分析CPPLL对Jitter抑制原理的基础上，指出Jitter虽然无法被环路自身的跟踪作用根除，但却可以通过对鉴频鉴相器(PFD)的改进而得到较好地抑制。为了验证改进电路的效果，文中给出了实验数据，实验结果证明新的电路结构可以较好地抑制Jitter。     

提高串联型逆变器频率跟踪速度的研究

分析了串联型逆变器频率跟踪电路的电路参数对逆变器运行的稳定性和动态性能的影响,提出了一种简单实用的变带宽电荷泵锁相环逆变控制方法,对其稳定性和动态响应能力进行了理论分析和仿真验证.仿真结果显示,该方法可以大大提高逆变器频率跟踪速度,并且不会影响环路正常工作时的稳态误差和噪声抑制性能.