Chiplet技术研究与展望

近年来,摩尔定律的脚步放缓,先进工艺下的芯片制造成本越来越高,如何在合理成本控制下,保持原来的发展步伐成为半导体产业面临的重要问题,Chiplet技术作为一种可以延续摩尔定律的解决方案受到行业重视,但其广泛使用还存在诸多的问题.本文从Chiplet技术的集成、互连和设计流程等角度分析其特点和面临的挑战.首先,比较当前不...     

地下室上浮事故分析与处理

某工程地下室受连日大雨影响,发生不均匀上浮事故,造成主要结构构件出现大量裂缝,地下室结构受到破坏。结合现场实际施工情况,分析了地下室上浮的原因,采取了增加荷载压重及降低水位等抗浮处理措施,对地下室受损结构进行了检测,并对受损结构提出加固处理方案;最后,针对地下水的抗浮问题提出设计、施工方面的建议。     

片上互连中Pre-emphasis电路的研究

随着SOC的发展,单个芯片上集成的内核越来越多,片上系统的复杂化对片上互连线的传输带宽以及可靠性提出了更高的要求.基于传输均衡原理的pre-emphasis技术通过在数据的发送端加强信号高频分量,衰减低频分量,能够有效地提高互连带宽,消除码间干扰.Pre-emphasis电路结构中的延时对电路性能有着很大的影响.通过对传输函数进行拉普拉斯变换,从理论上分析出存在使电路性能最佳的最优延时,该延时与信道的RC参数有关.基于SPICE的电路仿真表明,经过优化的pre-emphasis电路能够更有效地提高传输带宽,实现片上互连的高速传输.     

一种高速片上互连接收电路设计

在片上通信领域,随着片上系统(SOC)以及片上网络(NOC)的发展以及集成核数的增加,全局互连成为片上设计性能与功耗瓶颈.低摆幅互连是一种兼顾高传输率和低能耗设计,它主要由发送电路和接收电路两部分构成.本文提出一种基于TSMC 90nm工艺的接收电路,适用于低摆幅的全局互连.该接收电路结构包括一种改进的灵敏放大器和模拟型判决反馈均衡器,用于消除传输线造成的码间串扰.电路在双时钟沿工作,传输率提升一倍.所设计的接收电路与相关结构相比,性能与单位能耗相当,但平均功耗有较大优势.     

高速低功耗6端口分块式寄存器堆的设计

在SMIC的0.18μm CMOS工艺下,设计了一款3读3写32×16bit高速低功耗寄存器堆.该寄存器堆采用分块结构和改进的存储单元,有效地降低了寄存器堆的功耗.电路仿真表明,在室温条件下,工作电压为1.8V,最大读写延时为0.9ns,当寄存器堆工作在1GHz时,功耗为23.70mW.     

一种数字信号处理器中的高性能乘加器设计

乘加操作是数字信号处理器(DSP)的关键部分,单位时间内能够完成乘加操作的数量是衡量DSP芯片性能的一个重要指标。提出了一种应用于通用数字信号处理器的乘加器设计方法,在改进的Booth编码结合Wallace树压缩的基础上,通过在部分积压缩时插入MAC操作的加数,减少符号位扩展,实现了乘加操作的一步完成。提出一种有效的结构实现通用信号数字处理其所需的分数模式、零检测、饱和溢出控制、舍入操作等异常处理功能;并对乘加器的速度、面积、功耗等性能进行了分析。     

高性能DSP的发展现状与未来趋势

分析了当前主流DSP厂商和科研机构的高性能DSP产品的现状及发展趋势.将高性能DSP产品按照体系结构的不同归纳为片上多核、阵列结构、流体系结构等几类,对各类DSP的结构特点与适用领域进行了分析.基于上述分析对未来高性能DSP产品的发展趋势进行了研讨,以供相关产品设计与应用开发人员参考.     

长短桩复合地基在某高速公路软基处理中的应用研究

为了研究长短桩复合地基在高速公路软土地基处理中的应用,通过设计现场试验,对地质条件相似路段分别采用塑料排水板、浆喷桩、长短桩进行地基处理,对3种地基处理方法的表层沉降、分层沉降及水平位移进行监测对比,发现长短桩复合地基优于塑料排水板及浆喷桩,最后对3种地基处理方法进行技术经济比较,得出长短桩复合地基处理方法具有较高的经济性.     

某高层住宅预应力管桩事故分析与处理

某工程预应力管桩施工完成后进行工程桩静载、低应变检测,检测结果表明单桩承载力不符合设计要求,在接头处存在较多低应变曲线异常现象。采取孔内摄像后,发现部分管桩在接头处存在脱开现象。文章结合现场实际情况,分析了事故的原因,采取引孔补桩的处理方法,并针对此类管桩事故提出相关建议。     

某受损临河民宅鉴定与加固处理

某农民自建房屋,因原结构体系、材料、施工质量较差及运河驳岸施工、水位变化等影响出现了受损现象,进行了结构常规检测、监测及雷达检测,分析了结构受损的原因,针对工程的特点,采取了地基注浆加固、裂缝修补、结构加固等方法确保结构安全。