硅中E_c-O.18eV铜能级的单轴应力深能级瞬态谱研究

首次用单轴应力下的深能级瞬态谱法研究了N型直拉硅中与铜有关的主要深能级E_c-0.18eV.由实验结果推断,这个能级对应于硅中两个不同的铜中心,其深能级的激活能十分接近,单轴应力使偶然简并解除从而将它们分开.     

固体C_(60)/n型GaAs接触电学性质

本文研究了固体C60和n型GaAs构成的异质结的电学特性，电流-电压测量结果表明这种接触具有相当理想的整流特性，其理想因子接近于1．电流-温度测量表明，在固定正向偏压下，其电流是温度的指数函数，从中可以确定接触的有效势垒高度为1．02eV高频C-V和深能级瞬态谱（DLTS）测量结果表明，在GaAs导带以下0．35eV附近存在着密度为1011／cm2的界面态，这些界面态可能起源于C60和GaAs的相互作用．     

固体C_（70）／P型Si接触的电学性质

我们制成固体Ｃ７０／ｐ型Ｓｉ单晶半导体异质结电流电压（Ｊ－Ｖ）测量表明该结具有强整流作用，当偏压为±２Ｖ时，其整流比大于１０４倍电流温度（Ｊ－Ｔ－１）测量表明结的正向电流与温度的倒数呈指数关系，从中可得接触势垒的有效高度为０．２７ｅＶ．     

DEEP LEVELS RELATED TO COPPER IN SILICON

Energy positions and carrier capture cross sections of the deep levels related to copper insilicon are measured by the DLTS.The annealing behaviour and spatial distributions of some of these levelsare also studied.The results show that there are no triple aceeptor or quadruple states corresponding to thesubstitutional copper in silicon,which have been reported in literature.Most of the deep levels related tocopper in silicon correspond to complexes of copper and defects in silicon.     

固体C_(60)/n-GaN接触的电学性质

本文通过在ＧａＮ衬底上生长固体Ｃ６０膜制成了Ｃ６０／ｎ－ＧａＮ接触,并对其电学性质作了测量．我们发现该接触是理想因子接近于１的强整流接触异质结．在偏压为±１Ｖ时,其整流比高达１０６．在固定正向偏压条件下,异质结电流是温度倒数的指数函数,通过求激活能得出异质结的有效势垒高度为０．５３５ｅＶ．本文还发现,固体Ｃ６０／ｎ－ＧａＮ样品中Ｃ６０的电导随着正向偏压的增加而迅速变大．这种现象被认为起因于ｎ－ＧａＮ对Ｃ６０的电子注入．     

在多数载流子对边区作非饱和填充的条件下测量深中心分布的理论与实践

本文提出在多数载流子对边区作非饱和填充的条件下求深中心分布的理论与实践.过去在对边区作饱和填充的条件下求分布的方法须要知道测量温度下深能级的实际位置,而通过热发射率测定的却是表观激活能,由后者精确求出前者有时是相当困难的.传统方法还须知道费米能级作为距离的函数,在有多个浓度较高深能级情况下,由C-V法难以求得这函数.本法无须知道深能级与费米能级位置,因而避免了上述困难.对硅中金受主应用了本方法.     

掺杂浓度对p型砷化镓（100）表面隧道谱的影响

利用扫描隧道显微镜／扫描隧道谱研究了掺杂浓度对砷化镓（１００）抛光片真实表面电子特性的影响。在针尖样品间距一定时，ｎ型与Ｂ型砷化镓电导隙都随掺杂浓度的降低而显著增大。ｎ型砷化镓的隧道电流／电压特性曲线变化规律与ｐ型的相似但是也存在明显的差异，特别是在正向偏置时掺杂浓度对ｐ型砷化镓隧道电流的影响远比ｎ型的大。隧道谱线形状的差异可以用于定性地区分浅掺杂ｐ－ｎ结ｎ型与ｐ型半导体表面，因此ＳＴＭ／ＳＴＳ有希望成为研究ｐ－ｎ结、超晶格截面和界面特性的重要手段。     

固体C_(60)/p-GaAs异质结的整流特性和界面电子态

我们将Ｃ６０膜淀积在ｐ－ＧａＡｓ〈１００〉衬底上，做成了固体Ｃ６０／ｐ－ＧａＡｓ异质结并对其电学性质做了研究．异质结的理想因子接近于１，在偏压为±１Ｖ时，其整流比大于１０６倍．在正向偏压固定的情况下，结电流的对数与温度倒数成线性函数关系，从关系中求出异质结有效势垒高度为０．６３ｅＶ．用深能级瞬态谱（ＤＬＴＳ）技术在Ｃ６０／ｐ－ＧａＡｓ界面上观测到一个空穴陷阱，其能级为ＧａＡｓ价带之上０．４５ｅＶ，密度为２．４×１０１１／ｃｍ２．这样少的界面态存在于Ｃ６０／ｐ－ＧａＡｓ界面上可能意味着Ｃ６０膜对ＧａＡｓ表面     

用深能级瞬态谱及瞬态电容研究靠近禁带中央能级的新方法

半导体中的深能级杂质缺陷在禁带中往往有好几个能级,如果其中有接近禁带中央的能级,它在载流子复合等问题中起重要作用.本文指出利用接近禁带中央的能级在深能级瞬态谱(DLTS)中的峰高与其它能级的峰高的比值或利用相应的瞬态电容的初始值的比值,可以求出接近禁带中央的那个能级的电子热发射率与空穴热发射率的比值C_n(T)/e_p(T),结合DLTS的率窗或瞬态电容的时间常数,可以同时确定该能级的e_n(T)及c_p(T),并可进而求出该能级在禁带中的位置、禁带宽度在绝对零度的外插值等参数.以掺金的硅为例应用上述方法,在较高的温度范围用DLTS,在较低的温度范围用瞬态电容,求得了金的受主能级的c_n(T)/c_p(T).c_n(T)、c_p(T)及其它参数,与文献所载的用其它方法求出的相近.文中还讨论了这种方法的误差以及这种方法在识别杂质缺陷方面的可能作用.     

MIS结构C-t过程的动力学分析及少数载流子产生寿命空间分布测量

本文对MIS结构的C-t过程作了动力学分析.结果表明:一般情况下,界面态只在界面的耗尽和半导体表面反型的过程中对C-t特性有不可忽视的影响;当半导体表面强反型以后,C-t过程的Zerbst图的非线性行为主要是半导体表面层中少子产生寿命的不均匀空间分布造成的.文中首次提出利用脉冲偏置C-t过程测量半导体表面层中少子产生寿命空间分布的方法,并以II型硅MOS电容器为例作了测量.