模拟图像字符叠加控制实现

根据模拟图像显示原理。描述了利用CPLD实现字符叠加控制的原理。提出了实现CRT字符叠加控制的工程解决方案。即单片机与CPLD控制实现。并给出了CPLD读／写控制器时序仿真结果。     

一种电流失配自适应补偿宽带锁相环设计

针对宽带自偏置锁相环(PLL)中存在严重的电荷泵电流失配问题,提出了一种电流失配自适应补偿自偏置锁相环。锁相环通过放大并提取参考时钟与反馈时钟的锁定相位误差脉冲,利用误差脉冲作为误差判决电路的控制时钟,通过逐次逼近方法自适应控制补偿电流的大小,逐渐减小鉴相误差,从而减小了锁相环输出时钟信号抖动。锁相环基于40 nm CMOS工艺进行设计,后仿真结果表明,当输出时钟频率为5 GHz时,电荷泵输出噪声从-115.7 dBc/Hz@1 MHz降低至-117.7 dBc/Hz@1 MHz,均方根抖动从4.6 ps降低至1.6 ps,峰峰值抖动从10.3 ps降低至4.7 ps。锁相环输出时钟频率为2～5 GHz时,补偿电路具有良好的补偿效果。     

一种2.5 Gb/s带预加重结构的低压差分串行发送器

设计了一种带预加重结构的低压差分信号(LVDS)串行发送器,改进了传统LVDS发送器的共模电平反馈控制结构.LVDS串行发送器采用双运放反馈控制电路,在避免集成大电阻的同时,能够更好地稳定差分信号的输出摆幅.采用电路预加重技术,克服了数据高速传输过程中的高频信号损失问题.基于0.25μm CMOS工艺,实现了LVDS发送器,芯片面积约为0.03mm2,可满足2.5 Gb/s的高速串行数据传输.     

一种高速串行信号线性均衡电路

设计了一种高速串行信号连续时间线性均衡器。采用有源电感负载结构,结合高频与全频通路信号求和技术来实现高速串行信号均衡。电路具有面积小、功耗低、利于集成等优点。采用65 nm CMOS工艺进行设计,1.2 V电源供电,可对经过80 cm长的衰减信道、且传输速率为14 Gbit/s的信号进行补偿,实现6.24 dB@10.96 GHz的补偿。该均衡器将输出端信号眼图水平方向抖动减小至0.25UI,功耗数据率比低至0.399 mW·s/Gbit,设计版图面积为0.09 mm²。     

一种自校准高精度时间放大器

提出了一种应用于时间数字转换器的2倍增益自校准时间放大器。该时间放大器能动态调整支路电容的充放电时间,有效提高了增益稳定性。基于65 nm CMOS工艺进行设计,电源电压为1 V。仿真结果表明,在不同温度和工艺角下,动态输入范围可达600 ps,增益误差小于10%。在6级级联的条件下,最小精度为0.46 ps,归一化差分误差为0.15 LSB,归一化绝对误差为0.19 LSB。与传统时间放大器相比,该时间放大器的性能明显改善。     

适用于能量收集系统的低功耗迟滞比较器

根据微弱能量收集系统的应用需要,设计了一种宽电压范围的折叠式低电压、低功耗迟滞比较器。在比较器输入级、输出级分别利用偏置电路和内部节点对尾电流管进行偏置,实现了根据现场工作电压的变化自动调节尾电流,达到降低功耗、加快输出响应速度的目的。基于0.18 μm CMOS工艺进行设计。仿真结果表明,该比较器在0.8~1.2 V电源电压范围内正常工作,迟滞电压在15~70 mV范围内可调,最低功耗为0.15 μW。     

一种高性能超低功耗亚阈值基准电压源

设计了一种超低功耗、无片上电阻、无双极型晶体管的基于CMOS亚阈值特性的基准电压源。采用Oguey电流源结构来减小静态电流,从而降低功耗,并加入工作于亚阈值区的运算放大器,在保证低功耗的前提下,显著提高了电源电压抑制比。采用1.8 V MOS管与3.3 V MOS管的阈值电压差进行温度补偿,使得输出电压具有超低温度系数。采用共源共栅电流镜以提高电源电压抑制比和电压调整率。电路基于SMIC 0.18 μm CMOS工艺进行设计和仿真。仿真结果表明,在－30 ℃~125 ℃温度范围内,温漂系数为9.3×10－6/℃;电源电压为0.8~3.3 V时,电压调整率为0.16%,电源电压抑制比为－58.2 dB@100 Hz,电路功耗仅为109 nW,芯片面积为0.01 mm²。     

一种地端关断差分驱动CMOS射频整流器

采用SMIC 180 nm工艺,设计了一种地端关断差分驱动CMOS射频整流器。通过切断能量传输路径,解决了传统可关断差分驱动CMOS射频整流器因短路电流较高导致关断功耗(POFF)较大的问题。搭建可重构3阶整流电路,验证该射频整流器的功能。仿真结果表明,相对于传统可关断差分驱动CMOS射频整流器,当输入电压VIN幅值为1 V、负载电阻RL为10 kΩ时,在零电压关断的情况下,该整流器的POFF下降了15.2 dBm @953 MHz;在负电压关断情况下,POFF下降了24.5 dBm @953 MHz。该整流器满足射频能量收集系统中整流器低功耗待机的要求。     

应用于能量收集的自启动DC-DC升压转换器

基于SMIC 0.18 μm CMOS工艺,设计了一种应用于能量收集的自启动DC-DC升压转换器。系统包括两级升压结构,第一级自启动模块实现亚阈值电压输入,将电压升至可供第二级主升压结构使用的电压。两级升压结构中,均采用了基于栅交叉耦合的电荷泵,对其中的电荷传输开关进行改进,克服了传统Dickson电荷泵的体效应问题,提高了电压增益和转换效率。仿真结果表明,DC-DC升压转换器能在300 mV输入下实现自启动,输出电压为1.8 V,纹波电压约为4 mV,效率达到69%。     

应用于热电能量收集的低压自启动电路

设计了一种两级低电压自启动电路,实现低输入电压条件下热电能量收集系统的自启动。在第一级自启动电路中引入一种新型堆叠式反相器,构成环形振荡器结构,在低供电电压下产生较大的振荡摆幅;第二级自启动电路由高幅值时钟产生电路与电感复用升压电路构成,进一步提高输出电压;由电压检测电路以及辅助电路构成的控制电路实现了第一级自启动向第二级自启动的转换,以及第二级自启动向主升压转换的过程。基于0.18 μm CMOS工艺设计该自启动电路,版图后仿真结果表明,在190 mV的TEG输入电压,以及11.8 μA的负载电流情况下,自启动电路可产生825 mV输出电压,转换效率可达到56.5%,实现能量收集系统的自启动功能,保证后级主升压电路的正常工作。