一种高速低功耗的欠压锁定电路

设计了一种高速低功耗的欠压锁定电路。在迟滞比较器的输出级采用轨对轨输入共源放大器电路,检测VUVLO由高电平跳变为低电平的过程,自适应地控制输出级的尾电流源大小,以减小输出建立时间,使得后级电路能够快速响应电源变化。基于华虹0.35 μm BCD工艺进行设计与仿真,结果表明,在输出级的尾电流大小为1.3 μA时,相比传统电路,该电路能减少30%的输出建立时间。这不仅降低了功耗,还提高了电路响应速度。     

一种高压低功耗比较器电路的设计

提出了一种高压低功耗比较器电路。该电路基于0.5 μm CMOS工艺设计,采用差分对单端输出结构,利用高压PMOS尾电流进行偏置,实现了降低功耗的目的。结果表明,该电路静态电流约为8.25 μA,工作电压范围为3～18 V,输入失调电压为5 mV,输入失调电流约6 fA,输入偏置电流约2.5 pA。该电路适用于低功耗、高压模拟模拟集成电路领域。     

双极工艺下一款高共模输入电平迟滞比较器的电路设计

设计了一种基于双极工艺的迟滞比较器,具有高共模输入电平、低功耗和低成本的优点,通过设计可以方便的调整迟滞电压。迟滞比较器的上门限电压为7.4V,下门限电压为6.9V,迟滞电压为0.5V,功耗约为0.74mW。此外,还对迟滞比较器中两级运算放大器放的稳定性和频率补偿原理进行了介绍,并对对电路的稳定性进行了仿真测试,得到了约60度的相位裕度。     

轨到轨电压比较器的设计

比较器在模数转换及其他模拟功能模块中都是非常重要的器件,其速度和精度直接影响模块的功能.采用SMIC 0.18 CMOS混合信号工艺,设计了一种轨到轨电压比较器,电路结构主要包括前置放大器、锁存器和输出缓冲电路,此外,采用一种β倍增的自偏置基准电路提供偏置电流.结果表明,在3.3V的供电电压下,提供共模范围为300 mV～3.3 V的信号,可分辨输入信号的最小频率为200 MHz,单级运放相位裕度大于60°,输出信号占空比为40％～60％,比较阈值约为10 mV,输入输出延时小于5 ns,功耗小于18 mW,版图面积小于200 μm× 150 μm.该比较器的失真较小,在整个输入信号范围内有较高的共模抑制比,较大限度地提高了电路的性能.     

一种高转换速率衬底电位选择电路的设计

本文基于0.5μm 5V DPTM CMOS工艺设计了一款用于LED驱动芯片的衬底电位选择电路。该电路采用峰值电流镜作为偏置,使其在低电压下能够正常工作,并运用源端输入带正反馈的比较器,使得电路具有一定的迟滞和高的转换速率,最后巧妙的设计了输出级,使输出结果尽可能的与芯片中的最高电压相等。仿真结果显示,比较器的转换速率为55.7V/μs,并且具有0.2V的迟滞,满足设计要求。     

一种低电压低功耗多谐振荡器

提出了一种应用于太阳能电池供电系统的多谐振荡器,设计采用新型迟滞比较器结构,实现了低压低功耗,且在宽电源电压范围内,仍能保持较高的频率稳定度。基于华润上华0.5μm的CMOS工艺对电路进行仿真,根据本次设计的参数,电源电压在1.5~5 V的范围内变化时,振荡频率变化约为3%/V,功耗可低至6.646 7μW,能保证在低光照强度下系统仍能正常工作。仿真结果表明所设计的振荡器满足低电压和低功耗的要求。     

一种低功耗的双尾电流动态比较器

提出了一种新型技术来降低动态比较器的功耗。预放大器的输出直接与锁存节点连接。在没有明显增大锁存节点负载电容的基础上,在隐藏的静态电流通路上设计2个开关晶体管来避免静态功耗,实现了低功耗。基于TSMC 0.18 μm CMOS工艺,对提出的比较器进行仿真,并与其他三种比较器进行对比。仿真结果表明,在1.8 V供电电压、频率为100 MHz、共模电压为0.9 V的条件下,该比较器的功耗为26.13 μW,相比传统双尾动态比较器,功耗降低了49%。延时为219 ps,失调电压为6.3 mV。该比较器适用于低功耗设计领域。     

一种高速低功耗迟滞CMOS比较器的分析与设计

文章分析设计了一种具有内部迟滞效应的高速低功耗CMOS比较器,该比较器采用前置放大级、正反馈级和输出驱动级级联的结构,实现了对增益、速度和功耗的优化.电路的内部迟滞效应有效的实现了对噪声信号的抑制.采用0.35μm CMOS工艺的仿真结果表明,该比较器在3.3V的供电电源下可达到100MHz的工作速度.在20MHz的采样速率下具有0.2mW的功耗.芯片测试结果表明各项性能指标均达到了设计要求.     

一种具有温度补偿的低功耗张弛振荡器

提出了一种具有温度补偿和数字修调的低功耗CMOS张弛振荡器。基于阈值电压和偏置电流的匹配技术实现输出频率的1阶温度补偿,保证输出频率在大温度范围内的高稳定性。采用数字修调技术,校正工艺偏差引起的频率偏差。因此,该振荡器的输出频率对温度、电源电压和工艺偏差不敏感。振荡器采用0.18 μm CMOS工艺进行设计,使用Cadence进行仿真验证。结果表明,在1.8 V电源电压下,消耗电流为400 nA;在－40 ℃~125 ℃温度范围内,输出频率变化小于±1%;在1.5~2.5 V电源电压变化范围内,频率偏差小于1%。     

高共模输入电平的迟滞比较器设计

提出了一种新颖的基于双极工艺的迟滞比较器,该电路在保持了传统电路的高共模输入电平和低功耗的优点的同时,在电路结构上比传统的电路节省了一级射随器。此外,为了保证该迟滞比较器中两级运算放大器的稳定性还进行了频率补偿的研究,并对该电路的稳定性进行了仿真,其仿真结果保证了60°的相位裕度。该迟滞比较器的电路使用华润上华1μm双极晶体管工艺实现,芯片测试结果表明,其上阈值点为7.4 V,下阈值点为6.92 V,迟滞电压约为0.48 V,输出高电平约为0.76 V,电路工作稳定。     

新型高速低功耗动态比较器

基于预放大锁存理论,提出了一种新型高速低功耗动态比较器.该比较器采用预放大级、动态锁存器及输出缓冲级构成的三级结构,与传统比较器不同,该比较器采用了一种新型动态结构作为输出缓冲级以实现高速低功耗.在CSMC 0.5 μm/5 V Si CMOS工艺模型下,采用Hspice对电路进行模拟.结果表明在100 MHz的时钟下,精度可达0.2 mV,功耗仅为1.12 mw.     

一种极低门限的电压比较器设计

针对单电源供电集成电路中高精度低门限电压比较器设计的难点,设计了一种具有极低门限的新型电压比较器,该比较器电路利用三极管发射结压差与热电压成正比例关系来设置比较器低门限阈值点,满足了许多需要用到此类比较器而用传统方法无法满足要求的场合.电路结合一款基于准谐振操作的开关电源控制芯片,在0.6 μm BCD工艺下实现,利用Workview、Hspice等软件对电路进行仿真、验证,比较器门限电压和迟滞宽度可低至毫伏级,且可以根据需要方便地进行调节,并有很好的精度和动态响应特性,具有结构简单和通用性好的特点,可广泛应用于不同的SoC环境.     

数字可编程的宽电压范围比较器

提出的比较器采用基准电压源产生2.5 V的电压,用电阻串并结合数字译码器和模拟开关通过控制码可以产生参考电压范围从0.039～4.922 V的64个等级的比较器参考电压,利用PMOS差分对管和NMOS差分对管同时作为输入实现轨到轨的放大器作为预放大级,级联迟滞比较器实现电压比较.采用CSMC的0.5 μm工艺流片,测试结果显示,比较器可以通过数字编程在地电压到电源电压的范围内实现电压比较.     

基于15位像素级模数转换器的640×512规格中波红外成像用48 mW数字读出电路

提出了一种用于中波红外成像的基于15位像素级单斜率模数转换器的低功耗数字读出电路。像素级模数转换器采用一种新型功耗自适应的脉冲输出型比较器,只有当斜坡电压信号接近积分电压时,比较器才产生功耗。此外,比较器输出脉冲信号,降低了15位量化结果存储器上消耗的动态功耗。该存储器采用三管动态结构,仅占约54 μm²面积,以满足15 μm像素中心距的面积约束。量化结果以电流模式读出到列级,避免相邻列总线间的电压串扰。基于0.18 μm CMOS工艺,采用该结构,设计并制造了640×512 规格的数字读出电路。测试结果表明,在120 Hz的帧频下,功耗仅为48 mW,总积分电容为740 fF,电荷处理能力为8.8 Me^-。在满阱状态,等效到积分电容的噪声电压为116 μV,峰值信噪比为84 dB。     

宽输入共模范围电压比较器的设计

当输入信号的共模值超过或者接近电源电压时,传统的电压比较器就会出现不足,因此有必要设计新的比较器来实现对高共模信号的检测.采用了共栅差分输入级,极大地增加了输入共模信号的范围.基于此输入级设计了两个电压比较器,一个在锂电池充电电路中实现了对电池和电源电压的监控,另一个响应速度快.CSMC 0.6 μm CMOS工艺的仿真结果表明,前者能简便的实现输入失调和迟滞控制功能,静态电流仅为1.2 μA;后者在单电源5 V下输入共模范围是1.3～15 V,在10 mV的过驱动电压下,延时为11 ns,静态工作电流为91 μA.     

一种高精度阈值可调过温保护电路的设计

设计了一种高精度阈值可调过温保护电路。该电路利用与温度无关的电压和一个具有负温度系数的电压相比较,实现温度的检测。通过基准分压得到高、低阈值电压可调的迟滞比较器,具有较高的精度。基于0.18μm BCD工艺模型,利用Hspice软件对电路进行仿真。仿真结果表明,在典型应用下,当温度高于150.5℃时,过温保护电路输出高电平,关断电路;当温度低于130.5℃时,电路重新开启,具有20℃迟滞量。在3~5.5 V电源电压范围内,过温电压阈值和迟滞温度最大偏移量小于0.02℃。     

一种低功耗曲率补偿带隙基准电压源

设计了一种低功耗曲率补偿带隙基准电压源。利用亚阈值MOS管差分对,产生曲率补偿电流,对输出基准电压进行曲率补偿。采用低功耗运放来增强基准电压源的电源抑制能力,同时降低基准电压源的功耗。采用SMIC 0.18 μm 混合信号CMOS工艺进行设计。仿真结果表明,在1.5 V电源电压下,基准电压源的输出基准电压为1.224 V,在-40 ℃~125 ℃范围内的温度系数为1.440×10-6/℃~4.076×10-6/℃,电源抑制比为-77.58 dB,消耗电流为225.54 nA。     

具有带隙结构的迟滞比较器电路设计

基于LED驱动的微功耗DC—DC转换器,针对低压高稳定性的要求设计了一款具有带隙结构的迟滞比较器电路,它的最低输入电压为1．2V,其核心电路有带隙基准比较器、射极跟随器和迟滞比较器。整个电路采用Bipolar工艺设计,利用HSpice软件对所设计的电路进行了仿真与验证。结果表明,迟滞比较器的迟滞电压为8mV,翻转门限电压随输入电压和温度的变化均很小。     

基于GaAs HBT的J类射频功率放大器

基于2 μm GaAs HBT工艺,设计了一种工作于1.8~2.0 GHz的射频功率放大器。该功率放大器采用两级放大结构,功率级选用具有良好线性度和效率的J类功率放大器。输出匹配电路采用电容电感组成的两级网络来实现低Q值匹配,拓宽了宽带性能。在驱动级输入端偏置处添加模拟预失真,进一步改善了幅相特性。电源电压为3.3 V,偏置电压为3.4 V。采用ADS软件对该功率放大器进行仿真。结果表明,在1.8~2.0 GHz频率范围内,饱和功率为30.2 dBm,1 dB压缩点输出功率为29.5 dBm,小信号功率增益为32 dB,功率附加效率高于46%。     

基于BCD工艺的新型比较器的设计

一般比较器往往只能提供固定延迟时间的跳变信号,这样对后级执行电路产生很大的局限性。文章提出一种延迟时间可调的新型电压迟滞比较器设计,电路在1.5μmBCD(Bipolar-CMOS-DMOS)工艺下实现。该比较器的正跳变点电压为1.270V,迟滞电压为3mV,上升延迟时间为20μs,且可以根据需要方便地予以调节。该比较器最小分辨率为±0.1mV,具有结构简单、通用性好和功耗低的特点,可广泛应用于不同的SoC环境。