基于网络处理器的RPR综合业务接入平台的设计

弹性分组环(RPR)是一种新的城域网技术,文章提出了用网络处理器IXP1 200构建RPR综合业务接入平台的设计方案,并重点讲述了其中微引擎部分的软件设计.     

一种高效的硬布线控制CPU的设计方法

文章提出了一种硬布线逻辑CPU的设计流程，即以CPU设计工具软件LDF为核心的设计方法，其主要目的的提高硬布线逻辑CPU的设计效率。定义了一种用于描述硬布线控制逻辑的语言-MCDL，对总线优化问题进行了研究，并且给出了解决总线优化问题的近似算法。     

业务穿越ATM-PON的延时和延时变化研究

ATM-PON是光纤接入网的重要技术。文章研究了业务穿越ATM-PON接入网的延时和延时变化性能，着重分析媒体接入控制协议对业务延时和延时变化性能的影响。研究结论对ATM-PON媒体接入控制协议的合理设计有很大的帮助。     

一种用于高速锁相环的零死区鉴频鉴相器

本文探讨鉴频鉴相器(PFD)设计中死区的产生原因和消除方法。设计了一种用于高速锁相环的零死区PFD。这种PFD采用无反馈回路结构,在保证死区为零的前提下,兼顾功耗和速度性能。尤其适用于基于锁相环的高速时钟和数据恢复电路(CDR)、高速频率合成器等对速度和抖动性能有很高要求的电路。     

弹性分组环专用集成电路的可测性设计

根据弹性分组环专用集成电路的具体情况,提出了相应的可测性设计(Design for Test-ability,DFT)方案,综合运用了三种DFT技术:扫描链、边界扫描测试和存储器内建自测试。介绍了三种技术的选取理由和原理,对其具体实现过程和结果进行了详细分析。DFT电路的实现大大降低了专用集成电路的测试难度,提高了故障覆盖率。     

基于网络处理器的弹性分组环接入实现

弹性分组环技术是一种面向城域网的技术。在分析了网络处理器的优点之后,提出了一种基于网络处理器的弹性分组环接入方案,利用IXP1200实现了以太网和弹性分组环的接口转换,并讨论了方案的软硬件协同设计方法。     

基于矩阵相似变换的并行流水线CRC实现

研究了通用并行化循环冗余校验(CRC)编码结构,分析了限制编码速度提高的主要原因,根据多项式理论推导了并行CRC编码的一般化方法.在此基础上,根据线性代数中的有理标准型理论对编码结构中的反馈运算矩阵进行相似变换,提出了CRC编码的高速流水线并行结构,并设计实现了多种不同并行度下的CRC编码器.设计结果表明,高速流水线并行CRC编码器结构相对于其他结构具有最优的编码速度和最优的时序特性,可以满足高速数据完整性校验的需求.     

一种快速同步的时钟数据恢复电路的设计实现

时钟数据恢复(CDR)电路是通信传输设备中的重要部分,对于突发式的接收,基于锁相环的传统的CDR往往不能满足其快速同步的要求.对此,文章采用过采样方式基于FPGA设计实现了一种全数字化的155.52Mb/s下的CDR电路.理论分析、仿真和实验测试结果表明,该CDR电路可以有效地对相位变化实现快速同步,有很大的捕捉范围,且系统较锁相环便于集成.     

弹性分组环媒体接入控制专用集成电路设计

提出了一种基于IEEE802.17标准的弹性分组环媒体接入控制协议的专用芯片设计方案,并且其前端设计已经得到了FPGA硬件实验的验证.     

数字通信中的码速调整技术

本文从专用数字通信网的发展问题出发,就码速调整技术作了评价。重点论述了正/零/负码速调整的技术性能、应用特点以及它与正码速调整方式的比较。