一类非线性四阶常微分方程边值问题正解的存在性

用一种较简单的方法建立了非线性四阶常微分方程边值问题{u（4）（t）=f（t,u9t）,u″（t）0,t∈（0,1） u（0）=u（1）=u″（0）=u″（1）,正解的存在性结果,对非线性项f只要求其满足一个局部条件．     

异构双核SoC中的VLIW并行技术研究

VLIW(超长指令字)负担了音视频编解码的绝大部分运算功能,对它的负荷及结构的定量分析是SoC系统设计的核心。从音视频解码对VLIW的性能要求出发,通过对解码算法的并行性研究,给出了VLIW结构的定量分析方法。双核SoC系统采用SMIC0.18μmCMOS标准单元库进行逻辑综合和优化,时钟频率为100MHz,硬件规模约为113.5万等效门。     

一种静态LoC关键性预测器设计

针对不同分簇超标量处理器结构下SPEC2000程序中指令关键可能性(LoC)的特性,提出一种静态LoC关键性预测器的设计方法。对指令LoC进行研究,根据其结构无关性和动态不变性,设计预测器。仿真结果表明,在对1×8分簇超标量处理器使用该设计时,程序的每周期指令数平均提升5.3%,性能优于动态LoC预测器。     

PCI总线的未来发展

随着计算机的发展，L／O带宽的需求日益增加，现有PCI总线已经无法满足其需求。PCI—X总线和PCI Express总线是PCI总线的两个发展方向。PCI—X总线目前已占据服务器领域，而PCI Express总线最终将在整个计算机行业占据主导地位。     

一种IDE接口控制器内核的设计

本文从外部接口、体系结构、模块功能划分等方面详细介绍了一种基于ATA／ATAPI-5标准的IDE接口控制器内核的设计。通过仿真和FPGA实现对内核的性能、面积和功耗进行了评估。     

AHB-PCI桥的设计及其验证方法

本文首先简要介绍了AMBA总线和PCI总线的协议特点，并在此基础上详述了AHB-PCI桥的功能及其设计思路，文章最后是关于AHB—PCI桥的一种验证方案。本设计采用TSMC0．25μmCMOS工艺进行逻辑综合，总电路规模约为35230门。目前本设计已嵌入到SoC设计中并通过了FPGA原型验证。     

高性能路由器中CAM控制器的设计

CAM以强大的查表性能,被广泛应用到高性能路由器中.按照定制的CAM存储体规范,提出了一个详细的CAM控制器的设计方案.该方案可以对8级CAM存储体进行控制,每个存储体可以配置独立的ID值,支持只对具有某一ID值的CAM块进行独立的搜索操作.搜索操作能够给出最高优先级匹配的命中结果.采用8级流水结构对8个存储体进行控制.搜索指令与搜索指令背靠背执行时,只需要间隔一个空周期,实现了快速的搜索操作.     

支持多种流量分布的片上网络性能评估技术研究

首先给出了评估片上网络的性能指标定义及其理论计算公式;接着,通过建立空间上不同流量分布的统一模型和时间上分别符合泊松和自相似分布的流量注入机制,构造了片上网络的流量产生模型.最后,采用了分层逐级抽象的建模方法,搭建了适用于多种流量分布的片上网络性能评估平台,并结合一个具体的NoC实例验证了该平台的正确性.     

消息传递型MPSoC通信过程分析及其优化设计

通过分析消息传递型MPSoC通信过程,总结出提高通信性能的有效途径——降低一对多消息发送延迟和提高多条消息并发接收效率.从减少数据拷贝延迟的角度提出了基于硬件抽象层广播优化策略,有效地降低了一对多消息发送延迟;针对并发接收瓶颈,充分考虑减少交互次数和提高长消息通信效率,提出一种基于查找表和DMA模式相结合的接收策略.实验结果表明,广播优化策略及接收策略均能明显提高性能;在64×64的矩阵乘法中,采用优化策略整体性能提高接近1.5倍.     

改进的实对称阵特征值分解并行化算法

实对称阵特征值分解在阵列信号处理中有十分重要的作用,例如波达方向估计技术中的MUSIC算法的主要计算量就是在对接收矢量的协方差矩阵进行特征值分解,因此采用并行化算法有重要意义。分析MUSIC算法的硬件实现特点后,提出了一种实对称矩阵特征值分解的并行化算法。采用该算法硬件实现时,并不增加计算复杂度,且计算机仿真结果表明在相同精度要求下,该算法的效率比常用算法明显提高。