可编程逻辑器件安全性漏洞检测平台设计与实现

芯片作为信息存储、传输、应用处理的基础设备,其安全性是信息安全的一个重要组成部分。可编程逻辑器件安全性漏洞检测平台正是为了检测出逻辑芯片内可能存在的攻击后门和设计缺陷而研制的,从而确保电子设备中信息安全可靠。文章研究可编程逻辑器件漏洞检测平台的设计与实现,简要介绍了检测平台的总体结构和运行机制,给出了检测平台的总体设计思想、实现方案及系统组成,并深入研究了漏洞检测平台设计与实现所涉及的相关技术。     

传真中编码与解码算法的研究与探讨

随着传真数据量的急速增长,研究如何提高传真的收发速度具有重要的现实意义。而传真编/解码算法的性能将直接影响传真数据的收发速度。本文在深入研究、总结现有的一些常用编/解码算法的基础上,给出了适用于现有计算环境下的快速编/解码算法。该算法通过实际检测提高传真速度显著。     

基于ATtiny12的专用存储芯片的设计与实现

ASIC芯片全定制费用高、风险大、周期长，因此在全定制之前一般先用FPGA或CPLD等可编程逻辑器件做功能验证。但在一些空间极为有限、成本极低的应用场合，采用FPGA或者CPLD显然不是最佳的解决方案。而利用体积小、性能强、成本低的单片机实现芯片全定制将是一个不错的选择。按此设想，文章给出了一种基于微处理器的科学、经济、快速的ASIC芯片功能验证方案，并成功设计出用于某通信设备中的专用加密芯片。     

共享内存结构并行程序的编译器优化

共享内存结构上的程序自动并行化通常实现循环级并行,采用fork-join执行模式,并行性能有待提高。论文结合fork-join和SPMD两种执行模式的优势,在并行化编译过程中通过并行区合并和扩展,实现fork-join和SPMD混合执行模式,并在SPMD并行区中实现了基于跨处理器相关图的barrier同步优化。分析验证表明,这些优化策略减少了并行区和barrier同步的数目,有效地提高了生成并行程序的性能。     

OpenMP并行程序的编译器优化

OpemMP标准以其良好的可移植性和易用性被广泛应用于并行程序设计。该文讨论了OpenMP并行程序的编译器优化算法，在编译过程中通过并行区合并和扩展，实现并行区重构，并在并行区中实现了基于跨处理器相关图的barrier同步优化。分析验证表明，这些优化策略减少了并行区和barrier同步的数目，有效地提高了OpenMP程序的并行性能。     

可信虚拟网络组信息安全交流平台设计与实现

提出了可信虚拟网络组的设计思想,基于该思想设计并实现了一个运行于Windows系统下的端到端信息安全交流平台.该平台不仅实现了终端用户信息的有限共享,而且通过内核过滤驱动、加解密、数字签名等技术的综合运用保证了机密信息的本地存储安全和传输安全,使信息交流更为灵活可信.     

共享内存结构OpenMP并行程序的自动生成

有效的程序自动并行化系统能帮助用户充分利用并行计算机的硬件资源和提高并行程序设计的效率。OpenMP作为共享内存结构的编程标准，具有良好的性能和可移植性。本文介绍了基于SUIF的OpenMP并行程序自动生成工具OAGT的设计和实现，重点讨论了其中所涉及的几个主要技术问题：循环分析、流水并行、归约操作、同步优化等。     

基于相关性的同步优化算法

给出了一种基于数据相关图的同步优化算法，作为自动并行化编译器中的一个独立遍，利用并行化编译器对程序的相关性分析结果来实现编译时barrier同步优化。     

一种公历到农历日期转换算法的实现

本文主要从单片机软件实现角度介绍一种公历到农历转换的算法思想,算法采用MCS-51指令系统实现.并给出程序流程图,另外对二十四节气和生肖算法也做详细介绍.