首页 | 本学科首页   官方微博 | 高级检索  
文章检索
  按 检索   检索词:      
出版年份:   被引次数:   他引次数: 提示:输入*表示无穷大
  收费全文   82篇
  免费   9篇
  国内免费   57篇
电工技术   2篇
综合类   4篇
金属工艺   9篇
机械仪表   2篇
建筑科学   3篇
轻工业   8篇
水利工程   1篇
石油天然气   2篇
武器工业   1篇
无线电   94篇
一般工业技术   10篇
冶金工业   1篇
原子能技术   4篇
自动化技术   7篇
  2019年   1篇
  2018年   3篇
  2014年   3篇
  2012年   3篇
  2011年   4篇
  2010年   5篇
  2009年   5篇
  2008年   11篇
  2007年   15篇
  2006年   18篇
  2005年   19篇
  2004年   11篇
  2003年   4篇
  2002年   10篇
  2001年   10篇
  2000年   8篇
  1999年   2篇
  1998年   1篇
  1997年   3篇
  1996年   3篇
  1995年   3篇
  1994年   4篇
  1992年   1篇
  1990年   1篇
排序方式: 共有148条查询结果,搜索用时 15 毫秒
1.
《创新与企业家精神》作者:(美)德鲁克著,蔡文燕译出版社:机械工业出版社出版时间:2009年9月德鲁克说,我们需要的是一个企业家社会。在这个社会中,创新和企业家精神是一种平常、稳定和持续的活动。正如管理已经成为当代所有机构的特  相似文献   
2.
城镇化质量研究始于关注城镇化内涵式发展即城镇现代化水平和城乡一体化水平,多使用综合指标测度。随着研究深入,城镇化质量的概念在不断拓展,从关注城镇现代化和城乡差距扩展到涉及城镇化推进效率、城镇化可持续发展、城镇化协调发展,城镇化质量内涵不断丰富。回顾城镇化质量经验研究,其研究思路和方法在不断完善,研究对象开始涉及到不同尺度区域。根据研究结果提出的城镇化质量提升对策涉及发展经济、创新制度、统筹城乡、改善城镇质量、社会和民生、坚持可持续发展以及完善行政管理等各个方面。  相似文献   
3.
分别采用不同的背栅沟道注入剂量制成了部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件.对这些器件的关态击穿特性进行了研究.当背栅沟道注入剂量从1.0×1013增加到1.3×1013cm-2,浮体n型沟道器件关态击穿电压由5.2升高到6.7V,而H型栅体接触n型沟道器件关态击穿电压从11.9降低到9V.通过测量寄生双极晶体管静态增益和漏体pn结击穿电压,对部分耗尽绝缘体上硅浮体和H型栅体接触n型沟道器件的击穿特性进行了定性解释和分析.  相似文献   
4.
分别采用具有硅化物和不具有硅化物的SOI工艺制成了部分耗尽SOI体接触nMOS晶体管.在体接触浮空和接地的条件下测量了器件的关态击穿特性.通过使用二维工艺器件模拟,并测量漏体结的击穿特性,详细讨论和分析了所制成器件击穿特性的差异和击穿机制.在此基础上,提出了一个提高PD-SOI体接触nMOS击穿特性的方法.  相似文献   
5.
气饱是铝合金板带箔产品的缺陷之一,也是复合铝合金箔的主要缺陷。分析和探讨了在生产过程中铝合金复合箔气泡产生的原因,提出了预防该缺陷的措施,同时强调了生产过程的注意要点。  相似文献   
6.
对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟道边缘出现空洞 (V oids) ,采用了注 Ge硅化物工艺 ,源漏方块电阻约为5 .2Ω /□ .经过工艺流片 ,获得了性能良好的器件和电路 .其中当工作电压为 5 V时 ,0 .8μm 10 1级环振单级延迟为 45 ps  相似文献   
7.
体硅CMOS射频集成电路中高Q值在片集成电感的实现   总被引:2,自引:1,他引:1  
制作高Q值在片集成电感一直是体硅CMOS射频集成电路工艺中的一大难点,文章讨论和分析了体硅RF IC工艺中提高在片集成电感Q值的几种常用方法,这些方法都与CMOS工艺兼容。  相似文献   
8.
MOSFET模型&参数提取   总被引:5,自引:0,他引:5  
器件模型及参数作为工艺和设计之间的接口,对保证集成电路设计的投片成功具有决定意义。本文介绍了电路模拟中常用的几种MOSFET模型,并着重探讨了使用自动参数提取软件提取一套准确的模型参数的具体工作步骤。  相似文献   
9.
文章描述了氧等离子干法剥离光刻胶中MOS器件的性能退化问题,并且制备了不同天线比AR(Antenna Ratio),相同器件结构的NMOS器件来检测器件的退化.实验结果发现栅漏电流密度Jg和阈值电压Vt漂移会随着Al的天线面积的增加而非线性地增加,尤其表现在阈值电压漂移上.运用增加电流应力时间的测试来模拟器件在等离子反应腔中所受的实际应力,发现了与天线比增加时阈值电压变化趋势相同,表明在氧等离子气氛中器件受到了负电应力的影响.最后,基于此次实验的结果,在器件的设计,工艺参数的制定方面提出了一些减小干法剥离光刻胶工艺带来器件性能退化的建议.  相似文献   
10.
Power VDMOS中辐照引起的氧化物陷阱电荷和界面态电荷   总被引:1,自引:0,他引:1  
为研究Power VDMOS中辐照引起的氧化物陷阱电荷和界面态电荷情况,用Co-60源对Pow-er MOSFET进行了总剂量的辐照实验,移位测试了器件的亚阈值曲线漂移情况,通过最大斜率线性外推法和亚阈值分离方法提取了开启电压、增益因子、迁移率、氧化物陷阱电荷和界面态电荷随辐照总剂量的漂移情况.研究结果表明:在1000krad(Si)辐照下器件开启电压漂移小于2V,迁移率退化小于20%,氧化物陷阱电荷和界面态电荷处于比较理想的状态,小于2×1011cm-2.  相似文献   
设为首页 | 免责声明 | 关于勤云 | 加入收藏

Copyright©北京勤云科技发展有限公司  京ICP备09084417号