排序方式: 共有20条查询结果,搜索用时 15 毫秒
1.
3.
4.
PC和SE有效结合的一种设计新方法 总被引:1,自引:1,他引:0
PC和SE分别是Synopsys和Cadence公司主要用于综合和布局布线的优秀EDA工具,两者在集成电路设计中有着紧密的联系。文章在介绍传统设计流程基础上,给出了PC与SE结合的新设计流程,介绍了PC不仅做综合.还兼做布局的设计思想。文章还讨论了PC与SE结合的不兼容问题,在实践基础上提出了解决方法。这种新设计方法对缩减设计周期、增强布局布线的合理性和可靠性提供了有益的参考。 相似文献
5.
通过对天生桥一级水电站计算机监控系统网络的研究 ,提出该系统存在网络拥塞问题 ,将影响系统某些功能的正常发挥。为此 ,提出了解决拥塞的方案 ,即建议采用CSMA/CD技术 ,将能够有效的保证计算机监控系统功能的正常发挥及稳定运行。 相似文献
6.
8.
针对超大规模集成电路低功耗设计技术市场需求的迅速增大,提出了一种新的百万门级系统芯片低功耗设计流程,重点分析了芯片系统级、电路级、逻辑级与物理级四个不同的层次的低功耗设计方法,包括系统构架、时钟与功耗管理算法等低功耗关键技术。以某新型雷达SoC低功耗设计为例,采用SMIC 0.18 μm 1P6M CMOS工艺进行设计,版图尺寸为7.825 mm×7.820 mm,规模约为200万门。实验结果表明,在100 MHz工作频率下,采用新的低功耗设计流程后,前端设计阶段功耗降低了42.79%,后端设计阶段功耗降低了12.77%,芯片总功耗仅为350 mW。样品电路通过了用户某新型相控阵雷达系统的应用验证,满足小型化和低功耗的要求。 相似文献
9.
横向扩散金属氧化物半导体(LDMOS)器件在高压静电放电(ESD)防护过程中易因软失效而降低ESD鲁棒性。基于0.25μm Bipolar-CMOS-DMOS工艺分析了LDMOS器件发生软失效的物理机理,并提出了增强ESD鲁棒性的版图优化方法。首先制备了含N型轻掺杂漏版图的LDMOS器件,传输线脉冲(TLP)测试表明,器件在ESD应力下触发后一旦回滞即发生软失效,漏电流从2.19×10-9 A缓慢增至7.70×10-8 A。接着,对LDMOS器件内部电流密度、空间电荷及电场的分布进行了仿真,通过对比发现电场诱导的体穿通是引起软失效及漏电流增大的主要原因。最后,用深注入的N阱替代N型轻掺杂漏版图制备了LDMOS器件,TLP测试和仿真结果均表明,抑制的体穿通能有效削弱软失效,使其适用于高压功率集成电路的ESD防护。 相似文献
10.
介绍了天一电厂监控系统改造情况,结合工程实践,全面描述了该系统的总体结构,改造方案和运行情况,旨在对老厂监控系统的改造进行积极的探索和实践。 相似文献