基于GPU的Viterbi并行解码算法的设计与实现

针对GPU并行计算特征,对Viterbi解码自身做了并行处理探索,并提出使用Zero-Termination卷积码来实现基于GPU的Viterbi解码分块并行处理.设计的实现结果表明:Zero-Termination卷积码的简单而适用于GPU分块并行;误码率降低,特别是在信噪比低的情况下,Zero-Termination卷积码误码率比不损失码率的卷积码要低.同时,还实现了基于GPU的7,9,15三种不同约束长度的Viterbi解码,获得了良好的误码性能曲线及高吞吐率表现.     

异步采样率转换的FPGA实现

异步采样率转换是连接设备对采样数据独立处理的基础,设备接口之间采用异步采样率转换可有效去除连接设备之间时钟同步锁定的要求.本文先对采样信号特征进行分析,详细讨论了异步采样率转换的相关原理,给出误差分析.文中指出全数字高性能设计实现的两个难点:精确的相位与巨大的系数存储量,并针对这两个问题提出相应解决方法:数字锁相环与系数多项式插值.文章在分析传统多项式插值的基础上,根据CIC低通滤波特性,提出一种新的多项式系数插值生成方法,仿真结果表明,三次多项式插值在不增加运算量的情况下镜像抑制比提高16 dB左右.最后给出基于FPGA的异步采样率转换实现.     

基于PC的DRM广播系统发射前端模块设计

本文根据DRM标准规范，介绍了DRM系统发射端编码复用、信道编码、OFDM生成等三个模块软件设计方案，描述了其实现原理和方法，并给出函数调用关系和说明以及软件实现方案。最后说明了DRM发射前端的软件控制平台实现方案。     

面积优化的调相DDS软核编译器设计与实现

为解决设计灵活性和重用问题,取得设计资源和性能的良好平衡,基于泰勒线性插值的ROM压缩方法,设计并实现了一种自动生成带有相位调制功能DDS软核的IP编译器.对关键算法和硬件架构以及代码自动生成原理进行了描述,并且给出了实验结果.