开路缺陷的软故障关键面积研究

从软故障的产生机制出发,研究了软故障的作用模式.为了计算软     

基于离散模型的IC可靠性与成品率关系

集成电路的可靠性和成品率是制约半导体制造发展的两个主要因素.如何表征可靠性和成品率之间的关系是一个非常重要的问题.本文利用一种离散的成品率模型导出了二者的关系式,该关系式不仅考虑了线宽、线间距等版图的几何信息同时还考虑了与工艺有关的缺陷粒径分布等参数.通过模拟实验给出了该模型的有效性验证.     

基于OrCAD/PSpice 9的电路多目标优化设计

提出了一种基于OrCAD／PSpice9的电路多目标优化设计方法，应用该方法可以对各目标参数问的互抗性进行定性分析，并有效地确定他们的权系数，从而实现电路的最佳设计。     

基于刻蚀工艺的IC关键面积计算模型与实现方法

在 IC的制造过程中 ,由于工艺的随机扰动 ,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化 .论文在分析过刻蚀和欠刻蚀对 IC版图影响的基础上 ,提出了基于工艺偏差影响的 IC关键面积计算新模型和实现方法 .模拟实验表明模拟结果与理论分析是一致的     

等离子体工艺引起的MOSFET栅氧化层损伤

在深亚微米 MOS集成电路制造中 ,等离子体工艺已经成为主流工艺。而等离子体工艺引起的栅氧化层损伤也已经成为限制 MOS器件成品率和长期可靠性的一个重要因素。文中主要讨论了等离子体工艺引起的充电损伤、边缘损伤和表面不平坦引起的电子遮蔽效应的主要机理 ,并在此基础上讨论了减小等离子体损伤的有效方法。     

基于刻蚀工艺的IC关键面积计算模型与实现方法

在IC的制造过程中,由于工艺的随机扰动,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化.论文在分析过刻蚀和欠刻蚀对IC版图影响的基础上,提出了基于工艺偏差影响的IC关键面积计算新模型和实现方法.模拟实验表明模拟结果与理论分析是一致的.     

划分IC缺陷团的聚类算法

大量实验表明了在集成电路（IC）制造过程中形成中的缺陷团之间具有很强的相关性，然而现用于划分缺陷团的方法均忽略了缺陷之间的相关性。因此，得到了缺陷分布规律不能有效地反映缺陷在圆片上的分布，为了提高IC成品率和可靠性仿真和设计的精度，提高缺陷分布模型的准确性，该文提出了划分缺陷团的聚类算法，该方法依据缺陷形成的动力学基础，充分考虑了缺陷团之间的相关性，实验证明该算法用于划分IC的缺陷团是十分有效的。     

基于刻蚀工艺的IC关键面积计算模型与实现方法

在IC的制造过程中,由于工艺的随机扰动,过刻蚀和欠刻蚀造成了导线条的宽度和线间距的变化.论文在分析过刻蚀和欠刻蚀对IC版图影响的基础上,提出了基于工艺偏差影响的IC关键面积计算新模型和实现方法.模拟实验表明模拟结果与理论分析是一致的.     

VLSI3-维容错结构及其成品率分析

本文研究ＶＬＳＩ电路的ＮＰＩＲＡ结构及其成品率,分析间隙冗余阵列的（ｓ,８）类结构,提出最优的（ｓ,８）间隙冗余阵列的定义,同时给出了最优的（ｓ,８）间隙冗余的成品率的下界表示．     

VLSI容错设计研究进展(2)——功能成品率与可靠性的研究

带冗余的集成电路的成品率的估计对制造者来说是一个非常重要的问题。文中将集中分析和讨论带冗余的成品率模型和可靠性,给出了该领域研究进展的最新结果,并指出了进一步研究的方向和策略。