一种宽频段软件无线电平台的设计与实现

针对现代战术通信中背负式或手持电台体积小、功耗小和对不同频段信号兼容性好的应用需求,结合零中频采样和射频直接采样技术,设计了一种可覆盖较宽通信频段的软件无线电平台。通过将模数和数模转换模块与数字信号处理模块集成在一块印制板上,大大减小了该平台的体积。通过平台软件架构的设计,保证不同通信波形体制的实现。最后,通过 调频(Frequency Modulation,FM)和正交相移键控（Quadrature Phase Shift Keying,QPSK）波形测试验证了该平台整个频段信号通信性能良好。该平台具有通信频道宽、结构简单、可靠性高等优点,满足小型化、低功耗和对不同频段信号具有高兼容性的使用需求。     

基于FPGA的超高速跳频接收机设计与实现

在当今信息化、智能化时代,跳频通信设备面临的电磁环境极为复杂,提高跳速可增强其抗干扰性.基于此,研究基于现场可编程逻辑门阵列(Field Programmable Gate Array,FPGA)的超高速跳频通信系统.相比于其他频率合成器,直接式数字频率合成器(Direct Digital Synthesizer,DDS)的切换速度较快,波形实际跳速超过70000跳/秒,非常适合于实现超高速跳频功能.DDS以RS码作为编译码方式,可以增强系统容错性,采用MSK调制解调方式使得波形包络恒定且易于传输,从实验仿真和FPGA工程资源消耗分析,其满足波形设计要求,可达到良好的跳频通信性能.     

基于提前分配路径的低时延片上路由器结构

该文针对片上网络提出一种基于提前分配路径的低时延片上路由器结构(PAPR).新路由器采用提前路由计算和提前分配路径来缩短路由器流水线深度.提前路由计算为虚信道提前分配提供了可靠保障,即使在虚信道路径提前分配失败的情况下,也不影响分组在网络中的传输时延.该文提出基于缓存状态的仲裁算法BSTS(Buffer Status)综合考虑当前节点缓存信息和下游节点缓存信息,不但降低了分组等待时延,而且降低了缓存空闲的概率.仿真结果表明,新路由器能明显改善网络的时延和吞吐性能,相比采用滑动迭代轮询仲裁iSLIP(iterative Round-Robin Matching with SLIP(Serial Line Interface Protocal))算法的经典虚信道路由器,网络平均端到端时延降低了24.5％,吞吐率提高了27.5％;与采用轮询迭代RRM(Round-Robin Matching)算法的经典虚信道路由器相比,平均端到端时延降低了39.2％,吞吐率提高了47.2％.路由器硬件开销和平均功耗分别增加仅为8.9％,5.9％.