一类非线性四阶常微分方程边值问题正解的存在性

用一种较简单的方法建立了非线性四阶常微分方程边值问题{u（4）（t）=f（t,u9t）,u″（t）0,t∈（0,1） u（0）=u（1）=u″（0）=u″（1）,正解的存在性结果,对非线性项f只要求其满足一个局部条件．     

一种静态LoC关键性预测器设计

针对不同分簇超标量处理器结构下SPEC2000程序中指令关键可能性(LoC)的特性,提出一种静态LoC关键性预测器的设计方法。对指令LoC进行研究,根据其结构无关性和动态不变性,设计预测器。仿真结果表明,在对1×8分簇超标量处理器使用该设计时,程序的每周期指令数平均提升5.3%,性能优于动态LoC预测器。     

PCI总线的未来发展

随着计算机的发展，L／O带宽的需求日益增加，现有PCI总线已经无法满足其需求。PCI—X总线和PCI Express总线是PCI总线的两个发展方向。PCI—X总线目前已占据服务器领域，而PCI Express总线最终将在整个计算机行业占据主导地位。     

异构双核SoC中的VLIW并行技术研究

VLIW(超长指令字)负担了音视频编解码的绝大部分运算功能,对它的负荷及结构的定量分析是SoC系统设计的核心。从音视频解码对VLIW的性能要求出发,通过对解码算法的并行性研究,给出了VLIW结构的定量分析方法。双核SoC系统采用SMIC0.18μmCMOS标准单元库进行逻辑综合和优化,时钟频率为100MHz,硬件规模约为113.5万等效门。     

一种AMR语音编码器的VLSI设计及FPGA实现

AMR(自适应多速率)语音编码标准由于其低码率和高质量,在通信和多媒体领域得到广泛应用.针对AMR语音编码标准的算法特点,提出了一种"音频DSP软核+硬件加速器"的VLSI实现结构.这种结构能够有效地实现编码算法,同时达到低成本、低功耗的要求.综合后的电路在满足语音编码实时性的要求下能工作在50MHz频率以下,功耗仅有不到50mW,和78 k门的芯片面积.最后通过FPGA整体验证,证明这种方案是可行有效的.同时优化后的音频DSP软核和硬件加速器中的模块复用设计,使得本设计方案对G.7xx系列编码算法具有通用和可移植性.     

半圆环嵌套多频印刷天线

文章从多频天线的研究现状出发,提出了具有多频特性的半圆环嵌套天线,通过电磁仿真软件CST Microwave Studio？仿真研究了半圆环的外半径、宽度和嵌套数目对通频带的中心频率、带宽和通频带个数的影响;设计了可工作于24GHz、3．5GHz、5．2GHz以及5．8GHz四个频段的共面波导馈电的印刷单极子天线,在此基础上设计了平衡微带线馈电、以嵌套半圆环为辐射单元的对称振子天线,并制作了两种天线实物进行测试,实验结果与仿真吻合较好,验证了设计思路的正确性。     

支持多种流量分布的片上网络性能评估技术研究

首先给出了评估片上网络的性能指标定义及其理论计算公式;接着,通过建立空间上不同流量分布的统一模型和时间上分别符合泊松和自相似分布的流量注入机制,构造了片上网络的流量产生模型.最后,采用了分层逐级抽象的建模方法,搭建了适用于多种流量分布的片上网络性能评估平台,并结合一个具体的NoC实例验证了该平台的正确性.     

消息传递型MPSoC通信过程分析及其优化设计

通过分析消息传递型MPSoC通信过程,总结出提高通信性能的有效途径——降低一对多消息发送延迟和提高多条消息并发接收效率.从减少数据拷贝延迟的角度提出了基于硬件抽象层广播优化策略,有效地降低了一对多消息发送延迟;针对并发接收瓶颈,充分考虑减少交互次数和提高长消息通信效率,提出一种基于查找表和DMA模式相结合的接收策略.实验结果表明,广播优化策略及接收策略均能明显提高性能;在64×64的矩阵乘法中,采用优化策略整体性能提高接近1.5倍.     

改进的实对称阵特征值分解并行化算法

实对称阵特征值分解在阵列信号处理中有十分重要的作用,例如波达方向估计技术中的MUSIC算法的主要计算量就是在对接收矢量的协方差矩阵进行特征值分解,因此采用并行化算法有重要意义。分析MUSIC算法的硬件实现特点后,提出了一种实对称矩阵特征值分解的并行化算法。采用该算法硬件实现时,并不增加计算复杂度,且计算机仿真结果表明在相同精度要求下,该算法的效率比常用算法明显提高。     

基于FPGA的软硬件协同仿真平台的数据通路设计

针对当前SoC设计过程中仿真速度过慢的问题,基于PLI机制,设计了一种能够有效支持基于FPGA的软硬件协同仿真平台的数据通路.其中PC端利用仿真工具和winsock API构建了激励产生和传输的下行通路,在FPGA端,利用Microblaze组成的SoC建立仿真数据加载和结果反馈的上行通路,同时两端通过以太网实现物理传输.最后,上述方案在Xilinx开发板实现,实验结果表明,该设计能够有效提高仿真效率并且能够支持大规模SoC的软硬件协同仿真,同时具有硬件开销小、通用性强等优点.