磁控反应溅射氮化钛薄膜特性研究

氮化钛薄膜由于具有许多有用的特性而受到人们日益广泛的注意。许多不同方法都曾用来生长氮化钛薄膜,其中包括化学气相淀积、活化反应蒸发、反应磁控溅射、空心阴极放电、离子镀等。溅射淀积得到的氮化钛薄膜具有较低的电阻、较细的晶粒微结     

LNO薄膜电极的制备及其特性研究

采用水基化学溶液涂布(water basedcoating)的方法,在SiO2/Si上制备出了LaNiO3(LNO)导电金属氧化物薄膜。系统研究了退火温度、退火时间、厚度等工艺条件对LNO薄膜电学特性和结构的影响,并进一步分析了产生这些现象的原因。制备的LNO薄膜电阻率为1.77×10-3Ω·cm,且具有良好的形貌。以LNO为独立下电极,制备出了Au(Cr)/PZT/LNO/SiO2结构的铁电电容,通过其电滞回线和漏电特性的测试,可见制备的LNO薄膜可以很好地满足作为铁电电容电极的需要。     

用化学汽相淀积钨和石墨快速退火降低接触电阻率

本文报道了用选择性低压化学汽相淀积钨和石墨快速退火降低金属与扩散形成的n~+、p~+浅结的接触电阻率.发现硼扩散或磷扩散浓度以及退火温度对接触电阻率都有影响,钨硅之间无明显的相互扩散.采用这种技术,钨与n~+、p~+硅的接触电阻率分别低达(1.5～4)×10~(-7)和(1～3)×10~(-7)Ω·cm~2.但与掺杂浓度较低的掺硼硅的接触电阻率较大.     

铁电电容的电极结构

作为铁电电容的电极材料 ,铂是使用最为广泛的金属。在 PZT薄膜的上下两层分别用离子束溅射淀积厚度为 50 nm和 10 0 nm的 Pt。在铂层上按常规工艺需蒸发 1～ 2 μm的 Al作为布线金属。为避免在热处理过程中的固相反应 ,Al/ Pt之间还需嵌入阻挡金属。观察了 Si,Co,Ni,Ti和 Ti/ W合金膜的阻挡特性。实验证明一定组分的 Ti/ W合金膜能有效地抑制 Al/ Pt固相反应 ,获得较为理想的接触特性。     

Pb(Zr_(0.6)Ti_(0.4))O_3/LaNiO_3铁电电容的制备及其疲劳特性

以L a Ni O3( L NO)为独立下电极,制备出Au( Cr) / PZT/ L NO/ Si O2 结构的铁电电容,与使用Pt下电极对比,其抗疲劳特性得到了极大的改善.在1MHz频率10 V电压下,经过10 1 1 次脉冲反转,其( P* - P^ )仅下降了11%左右,这主要是由于使用氧化物电极可以极大地降低PZT与电极界面处的氧空位的形成和积聚.通过不同频率和相同频率不同脉冲宽度条件下疲劳特性的测试,观察到随着测试频率的升高,抗疲劳特性也随之提高;在相同频率下,随着测试脉宽的加大,疲劳现象加剧;同时,结合缺陷对载流子的俘获和带电氧空位的迁移理论很好地解释了上述现象     

Al/PtSi/Si肖特基接触的AES研究

用PHI-550型电子能谱仪的AES测量了经不同温度热处理后Al/PtSi/Si肖特基接触的组份深度分布,结合俄歇峰形的测量,分析了肖特基势垒高度与热处理温度的关系。     

自对准外延CoSi_2源漏接触CMOS器件技术

ＣＯ／Ｔｉ／Ｓｉ或ＴｉＮ／Ｃｏ／Ｔｉ／Ｓｉ多层薄膜结构通过多步退火技术在Ｓｉ单晶衬底上外延生长ＣｏＳｉ２薄膜，ＡＥＳ、ＲＢＳ测试显示ＣｏＳｉ２薄膜具有良好均匀性和单晶性．这种硅化物新技术已用于ＣＭＯＳ器件工艺．采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术淀积氮氧化硅薄膜，并用反应离子刻蚀（ＲＩＥ）技术形成多晶硅栅边墙．固相外延ＣｏＳｉ２薄膜技术和边墙工艺相结合，经过选择腐蚀，可以分别在源漏区和栅区形成单晶ＣｏＳｉ２和多晶ＣｏＳｉ２薄膜，构成新型自对准硅化物（ＳＡＬＩＣＩＤＥ）器件结构．在Ｎ阱ＣＭＯＳ工艺     

磁整反应溅射氮化钛薄膜特性研究

作者用圆形磁控溅射装置,在氩和氮的混合气氛下淀积氮化钛薄膜。卢瑟福背散射谱和俄歇电子谱分析表明薄膜的化学配比为TiN。X射线衍射仪和透射式电子显微镜分析显示此种薄膜为多晶结构,晶粒大小为50～200埃。分光光度计测量结果表明在0.5～16微米波长范围内,它的光学反射率与纯金薄膜相似。氮化钛薄膜的电阻率为40～100微欧·厘米,它和N~+硅(电阻率为0.001欧姆·厘米)的接触电阻为6×10~(16)欧姆·厘米~2,和p型硅(电阻率为0.05欧姆·厘米)的接触电阻为6×10~(-3)欧姆·厘米~2。     

铁电存储器中Pb(Zr,Ti)O_3集成铁电电容的制备

在铁电不挥发存储器 (FERAM)技术中 ,集成铁电电容的制备是关键工艺之一。文中提出一种制备集成铁电电容的改进工艺 :采用 lift-off技术在衬底样品表面淀积铁电电容 Pt/Ti下电极 ,然后用 Sol-Gel方法制备 PZT薄膜。在 PZT薄膜未析晶前 ,先将它加工成电容图形 ,再高温退火成为 PZT铁电薄膜。最后完成铁电电容 Pt上电极。与传统工艺相比 ,改进后的工艺能保持 PZT铁电薄膜与金属上电极之间良好的接触界面。测试结果表明 ,工艺条件的变动不会影响 PZT铁电薄膜的成膜和结构 ,从而可得到性能优良的铁电电容。     

MFIS结构的C-V特性

研究了运用SOL-GEL方法制备的Au/PZT(铅锆钛)/ZrO2/Si结构电容即MFIS(Metal/Ferroelectr c/Irsulator/Semiconductor)电容的方法,并对其进行了SEM、C-V特性测试及ZrO2介质层介电常数分析.研究了C-V存储窗口(Memory WindoW)电压与铁电薄膜和介质层厚度比的关系,得出MFIS电容结构中最佳铁电薄膜和介质层厚度比为7 10左右,在外加电压5V-+5V时存储窗口可达2.52V左右.