可重构媒体处理器任务编译器的前端设计

为了解决算法程序自动映射到可重构媒体处理器的问题,有效提高程序并行执行的效率,提出一种具有自动并行化的任务编译前端. 该任务编译前端通过展开核心循环可提高并行执行度,在数据依赖分析确保运算正确执行的基础上,对循环体内的数组访问进行标量替换,以优化数据传输开销. 实验结果表明,该任务编译前端能有效提高代码并行性和优化数据传输能力,与Garp C编译器的编译前端相比,该任务编译前端设计的性能可提升约2~4倍.     

基于可重构处理器的并行优化算法

为挖掘可重构处理器的内在并行性,需要编译器通过分析程序的并行性来决定可重构处理器硬件最好的执行模式。为此,提出一种基于可重构处理器的并行优化算法。将有向无环图的并行计算部分映射到可重构处理器上,对任务实现3个不同层次的并行性(指令级并行、循环级并行、线程级并行)。测试结果表明,该算法使得可重构处理器在处理任务时比未用并行优化算法的性能提升1.2倍左右。     

一种CABAC解码引擎的芯片实现

CABAC(Context-based Adaptive Binary Arithmetic coding)是H.264中所采用的一种高效熵编码,压缩率高,但结构复杂,硬件实现难度大。本文在P.Zhang 2008年的工作[1]基础上提出一种单周期CABAC解码引擎的优化实现方法,通过查表替换、分支预测、逻辑调整、反相器优化等关键路径优化方法和寄存器精简等面积优化方法进一步提高了解码性能。经过芯片验证,CABAC解码引擎性能提高到250Mbps,面积减少46%,峰值工作情形下功耗1.03mW,满足下一代视频编解码协议(QFHD)的需求。     

可重构媒体处理器配置信息优化生成技术

为降低可重构媒体处理器任务编译器设计中系统配置代价,有效提升配置信息的配置效率,提出了一种新的配置信息优化生成方法。该生成方法在对输入的数据流图进行独立子图搜索和子图同构判定得到各类子图的属性的基础上,对配置模板生成步骤增添约束来生成全等的配置模板以提升系统的配置性能。本文方法已被应用到可重构媒体处理器任务编译器的设计实践中。实验结果表明:本文方法能够有效地生成优化的配置信息,所生成的配置信息的配置性能明显优于传统贪婪方法生成的配置信息。