全文获取类型
收费全文 | 198篇 |
免费 | 34篇 |
国内免费 | 124篇 |
专业分类
电工技术 | 23篇 |
综合类 | 26篇 |
金属工艺 | 1篇 |
机械仪表 | 13篇 |
建筑科学 | 1篇 |
矿业工程 | 2篇 |
轻工业 | 1篇 |
石油天然气 | 5篇 |
武器工业 | 1篇 |
无线电 | 249篇 |
一般工业技术 | 12篇 |
自动化技术 | 22篇 |
出版年
2023年 | 6篇 |
2022年 | 10篇 |
2021年 | 3篇 |
2020年 | 11篇 |
2019年 | 6篇 |
2018年 | 6篇 |
2017年 | 12篇 |
2016年 | 5篇 |
2015年 | 18篇 |
2014年 | 21篇 |
2013年 | 26篇 |
2012年 | 27篇 |
2011年 | 31篇 |
2010年 | 43篇 |
2009年 | 25篇 |
2008年 | 21篇 |
2007年 | 18篇 |
2006年 | 17篇 |
2005年 | 18篇 |
2004年 | 16篇 |
2003年 | 3篇 |
2002年 | 4篇 |
2000年 | 3篇 |
1999年 | 2篇 |
1997年 | 1篇 |
1992年 | 1篇 |
1991年 | 1篇 |
1988年 | 1篇 |
排序方式: 共有356条查询结果,搜索用时 58 毫秒
1.
2.
This paper presents a survey on Nonlinear Analog-to-Digital converters (ADC). This class of converters is extremely relevant in applications where there is a need for non-uniform quantization characteristic, for example, some specific applications in the areas of light detection, hearing aid, nuclear physics, image acquisition, communication systems, etc. This survey outlines the state-of-the-art Nonlinear ADC topologies, such as, floating point, logarithmic, piecewise linear and oversampled nonlinear converters, and discusses their performance and advantages in terms of their applications. 相似文献
3.
针对各采样通路之间的不匹配影响混合滤波器组ADC的重构精度这一问题,本文提出了一种校准混合滤波器组ADC通路失配偏差的模型,该模型将通路间的增益偏差、相位偏差和带宽失配偏差引入到混合滤波器组ADC中.基于此模型,建立根据输出数据求解超定方程组估算失配偏差的方法,给出引入失配偏差的混合滤波器组的结构,推导出其完美重构条件.设计实现了160MHz 12-bit的两通路混合滤波器组ADC系统,实验结果表明,提出的通路失配偏差的校准方法可提高系统的无杂散动态范围(SFDR)23dB. 相似文献
4.
In this paper, we propose a new discrete-time model which relates uniform samples and K-th order nonuniform (KONU) samples. Typically, such situations may occur in practice where the sampling rates of analog-to-digital converters (ADCs) in a cluster of sensors may be different. This paper also outlines a digital signal processing approach to reconstructing uniform samples from the nonuniform samples produced by time interleaving analog-to-digital converters (TI-ADCs) with different sampling rates and time-mismatches. 相似文献
5.
6.
7.
A digital calibration technique for an ultra high-speed folding and interpolating analog-to-digital converter in 0.18-μm CMOS technology is presented.The similar digital calibration techniques are taken for high 3-bit flash converter and low 5-bit folding and interpolating converter,which are based on well-designed calibration reference, calibration DAC and comparators.The spice simulation and the measured results show the ADC produces 5.9 ENOB with calibration disabled and 7.2 ENOB with calibration enabled for high-frequency wide-bandwidth analog input. 相似文献
8.
提出了一种用于逐次逼近模数转换器的高能效高线性度开关电容时序。相较于典型的基于VCM的开关原理,该开关时序可减少37%的开关能量,并具有更高的线性度。该开关时序已应用于1V,10位300kS/s的SAR ADC,并在0.18μm标准CMOS工艺下成功流片。测试结果表明,在1V电源电压下,此SAR ADC的SNDR为55.48dB,SFDR为66.98dB,功耗为2.13μW,品质因数到达14.66fJ/c-s。DNL和INL分别为0.52/-0.47 LSB和0.72/-0.79 LSB,并且与静态非线性模型一致,最大INL出现在 VFS/4处和3VFS/4处。 相似文献
9.
This paper presents a 10-bit 20 MS/s pipelined Analog-to-Digital Converter(ADC)using op amp sharing approach and removing Sample and Hold Amplifier(SHA)or SHA-less technique to reach the goal of low-power consumption.This design was fabricated in TSMC 0.18 μm 1P6M CMOS technology.Measurement results show at supply voltage of 1.8 V,a SFDR of 42.46 dB,a SNDR of 39.45 dB,an ENOB of 6.26,and a THD of 41.82 dB are at 1 MHz sinusoidal signal input.In addition,the DNL and INL are 1.4 LSB and 3.23 LSB respectively.The power consumption is 28.8 mW.The core area is 0.595 mm2 and the chip area including pads is 1.468 mm2. 相似文献
10.
针对高速高精度模数转换器的性能依赖于高增益带宽积运放而导致较大功耗的问题,提出了一种基于斗链式电荷器件的电荷域流水线1.5位子级电路.该子级电路使用增强型电荷传输电路来实现电荷传输和余量电荷计算,去除了传统流水线模数转换器中的高性能运放,可大大降低模数转换器的功耗.基于所提出的1.5位子级电路,在0.18μm CMOS工艺条件下,设计了一款10位、250MS/s电荷域流水线模数转换器.测试结果表明,该模数转换器样片在全速采样时对于9.9MHz正弦输入信号转换得到的无杂散动态范围为644dB,信噪失真比为56.9dB,而功耗为45mW. 相似文献