氮钝化SiC MOS界面特性的Gray-Brown法研究

降低SiO2/SiC界面态密度,尤其是SiC导带附近的界面态密度,是SiC MOS器件研究中的关键技术问题。采用氮等离子体钝化处理SiO2/SiC界面,制作成MOS电容后通过I-V和低温C-V测试进行氧化膜击穿特性及界面特性评价。氧化膜击穿电场为9.92MV/cm,SiO2与SiC之间的势垒高度为2.69eV。使用Gray-Brown法结合Hi-Lo法分析C-V曲线,获得了距导带底EC0.05～0.6eV范围内的界面态分布,其中距EC0.2eV处的界面态密度降低至1.33×1012cm-2eV-1。实验结果表明,氮等离子体处理能有效降低4H-SiC导带附近的界面态密度,改善界面特性。     

SiC MOS器件界面钝化研究进展

从氧化后退火处理、氮化处理、碳帽、钡夹层、淀积氧化物后退火处理五个方面介绍了碳化硅钝化工艺.通过改进钝化工艺可以有效降低界面态密度.针对这几种钝化工艺对SiC/SiO2界面态密度的影响进行讨论,分析几种钝化工艺的优劣,并重点介绍了氧化后退火处理和氮化处理两种钝化方法.研究发现,NO氮化工艺能有效降低界面态密度,提高界面...     

SiO_2/SiC界面的Wet-ROA改性机理研究

高温热氧化法在4H-SiC(0001)晶面上生成SiO2氧化膜,采用湿氧二次氧化(wet-ROA)工艺对样品进行处理,通过测量SiCMOS结构界面电学特性,发现wet-ROA工艺有助于降低界面态密度,改善SiO2/SiC界面电学特性。采用变角X射线光电子能谱(ADXPS)技术对SiO2/SiC界面过渡区进行分析,通过过渡区厚度计算和过渡区成分含量比较,发现湿氧二次氧化工艺可减小过渡区氧化膜厚度,降低过渡区成分含量,进而揭示了降低SiO2/SiC界面态密度,改善界面电学特性的微观机理。     

电子回旋共振氮等离子体氧化后退火对4H-Si CMOS电容TDDB特性的影响

SiC MOS器件氧化膜可靠性是SiC器件研究中的重要方面。本文对4H-SiC MOS结构进行电子回旋共振(ECR)氮等离子体氧化后退火工艺处理,采用阶跃电流经时击穿以及XPS分析的方法对其氧化膜稳定性进行了电学以及物理性质方面上的分析。经分析氮等离子体处理8min的样品击穿时间和单位面积击穿电荷量都有了明显提高,并且早期失效比率有了明显降低。实验结果表明,经过适当时间的处理,ECR氮等离子体氧化后退火工艺可以有效地降低界面缺陷的密度,提高界面处激活能,从而提高绝缘膜耐受电流应力的能力。     

InP表面等离子体CVD淀积SiO2膜的界面结构及C—V特性

报道了以正硅酸乙酯（ＴＥＯＳ）为源，采用等离子体增强化学汽相淀积（ＰＥＣＶＤ）技术在ＩｎＰ表面低温生长ＳｉＯ２钝化膜。对ＳｉＯ２／ＩｎＰ界面态进行了Ｘ射线光谱（ＸＰＳ）分析和Ｃ－Ｖ特性研究。     

SiO_2/SiC界面陷阱对SiC MOSFET开关损耗的影响

位于SiO_2/SiC界面处密度较高的陷阱,不仅俘获SiC MOSFET沟道中的载流子,而且对沟道中的载流子形成散射、降低载流子的迁移率,因而严重影响了SiC MOSFET的开关特性。目前商业化的半导体器件仿真软件中迁移率模型是基于Si器件开发,不能体现SiO_2/SiC界面处的陷阱对沟道中载流子的散射作用。通过引入能正确反映界面陷阱对载流子作用的迁移率模型,利用半导体器件仿真软件研究了界面陷阱对SiC MOSFET动态特性的影响。结果表明,随着界面陷阱密度的增加,SiC MOSFET开通过程变慢,开通损耗增加,而关断过程加快,关断损耗减小;但是由于沟道载流子数量的减少、导通电阻的增加,总损耗是随着界面陷阱密度的增加而增加。     

O2+CHCCl3氧化对6H-SiC MOS电容界面特性的改善

采用新颖的干O2 CHCCl3(TCE)氧化工艺，制备了P型和N型6H—SiCMOS电容器，并与常规热氧化工艺以及氧化加NO退火工艺进行了对比实验。结果表明，O2 TCE氧化不仅提高了氧化速率，而且降低了界面态密度和氧化层有效电荷密度，提高了器件可靠性。可以预测，O2 TCE氧化与湿NO退火相结合的工艺是一种有前途的制备高沟道迁移率、高可靠性SiCMOS—FET的栅介质工艺。     

钝化处理对Al2O3/InP MOS电容界面特性的影响

制备了Al/Al_2O_3/InP金属氧化物半导体(MOS)电容,分别采用氮等离子体钝化工艺和硫钝化工艺处理InP表面。研究了在150、200和300 K温度下样品的界面特性和漏电特性。实验结果表明,硫钝化工艺能够有效地降低快界面态,在150 K下测试得到最小界面态密度为1.6×10¹⁰ cm^-2·eV^-1。与硫钝化工艺对比,随测试温度升高,氮等离子体钝化工艺可以有效减少边界陷阱,边界陷阱密度从1.1×10¹² cm^-2·V^-1降低至5.9×10¹¹ cm^-2·V^-1,同时减少了陷阱辅助隧穿电流。氮等离子体钝化工艺和硫钝化工艺分别在降低边界陷阱和快界面态方面有一定优势,为改善器件界面的可靠性提供了依据。     

引入基态施主能级分裂的SiC基MOS电容模型

基态施主能级分裂因素被引入了SiC基MOS电容模型。考虑到能级分裂后,电容C-V特性曲线平带附近的Kink效应,得到有效减弱;并且能级分裂对C-V特性的影响,随掺杂浓度的增加和温度的降低而增强,同时也与杂质能级深度相关。对于耗尽区和弱积累区,由于能级分裂的影响,电容的表面电荷面密度将分别有所增加和降低。     

N型6H-SiC MOS电容的电学特性

在可商业获得的N型6H-SiC晶片上,通过化学气相淀积,进行同质外延生长,在此结构材料上,制备MOS电容.详细测量并分析了6H-SiCMOS电容的电学特性,其有效电荷密度为4.3×1010cm-2;SiC与SiO2之间的势垒高度估算为2.67eV;SiC热生长SiO2的本征击穿场强(用累计失效率50%时的场强来计算)为12.4MV/cm,已达到了制作器件的要求.     

SiO_2/SiC界面对4H-SiC n-MOSFET反型沟道电子迁移率的影响

提出了一种基于器件物理的4 H- Si C n- MOSFET反型沟道电子迁移率模型.该模型包括了界面态、晶格、杂质以及表面粗糙等散射机制的影响,其中界面态散射机制考虑了载流子的屏蔽效应.利用此模型,研究了界面态、表面粗糙度等因素对迁移率的影响,模拟结果表明界面态和表面粗糙度是影响沟道电子迁移率的主要因素.其中,界面态密度决定了沟道电子迁移率的最大值,而表面粗糙散射则制约着高场下的电子迁移率.该模型能较好地应用于器件模拟.     

Evaluation of MOS structures processed on 4H–SiC layers grown by PVT epitaxy

MOS capacitors have been fabricated on 4H–SiC epilayers grown by physical vapor transport (PVT) epitaxy. The properties were compared with those on similar structures based on chemical vapor deposition (CVD) layers. Capacitance–voltage (C–V) and conductance measurements (G–V) were performed in the frequency range of 1 kHz to 1 MHz and also at temperatures up to 475 K. Detailed investigations of the PVT structures indicate a stable behaviour of the interface traps from room temperature up to 475 K. The amount of positive oxide charge Q_O is 6.83 × 10⁹ cm⁻² at room temperature and decreases with temperature increase. This suggests that the processed devices are temperature stable. The density of interface states D_it obtained by Nicollian–Brews conductance method is lower in the structure based on the PVT grown sample.     

SiO2/4H-SiC(0001)界面过渡区的ADXPS研究

采用角依赖X射线光电子谱技术(ADXPS)对高温氧化SiO2/4H-SiC(0001)界面过渡区的组成、成分分布等进行了研究.通过控制1%浓度HF酸刻蚀氧化膜的时间,制备出超薄膜(1～1.5nm)样品,同时借助标准物对照分析,提高了谱峰分解的可靠性.结果显示,高温氧化形成的SiO2/4H-SiC(0001)界面,同时存在着Si1 ,Si2 ,Si33 3种低值氧化物,变角分析表明,一个分层模型适合于描述该过渡区的成分分布.建立了过渡区的原子级模型并计算了氧化膜厚度.结合过渡区各成分含量的变化及电容-电压(C-V)测试分析,揭示了过渡区成分与界面态的直接关系.     

SiO2/4H-SiC(0001)界面过渡区的ADXPS研究

采用角依赖X射线光电子谱技术(ADXPS)对高温氧化SiO2/4H-SiC(0001)界面过渡区的组成、成分分布等进行了研究.通过控制1%浓度HF酸刻蚀氧化膜的时间,制备出超薄膜(1～1.5nm)样品,同时借助标准物对照分析,提高了谱峰分解的可靠性.结果显示,高温氧化形成的SiO2/4H-SiC(0001)界面,同时存在着Si1+,Si2+,Si33+3种低值氧化物,变角分析表明,一个分层模型适合于描述该过渡区的成分分布.建立了过渡区的原子级模型并计算了氧化膜厚度.结合过渡区各成分含量的变化及电容-电压(C-V)测试分析,揭示了过渡区成分与界面态的直接关系.     

MOS结构电容高频C-V特性的应用

CMOS工艺的发展要求栅介质层厚度不断减薄,随着栅极漏电流的不断增大使用准静态的方法测量器件特性不稳定。根据这一情况,提出用高频电容电压(C-V)来评价深亚微米和超深亚微米器件工艺。通过高频C-V法结合MOS相关理论可以得到介质层的厚度、最大耗尽层宽度、阈值电压、平带电压等参数以及栅介质层中各种电荷密度的分布,用以评价栅介质层和衬底的界面特性。文章提出通过电导对测量结果进行修正,使其能够适用更小尺寸器件的要求,使高频C-V法能够在不同的工艺下得到广泛的应用。     

n型4H-SiCMOS电容的特性

在n型4H-SiC外延层上，采用H2, O2合成的办法，热生长30nm的SiO2层，并制备出Al栅MOS电容，完成了C-V特性的测试和分析工作，根据测试结果得出了SiO2与4H-SiC外延层的界面特性，并计算出n型4H-SiC外延层的掺杂浓度. 结果表明H2, O2合成热生长的SiO2与4H-SiC外延层之间具有较好的界面特性，界面态密度较小. n型4H-SiC外延层的掺杂均匀，浓度为1.84e17cm-3.