适用于3D NAND的高稳定度的Capacitor-free LDO

文中设计一种应用于3D NAND的无片外补偿电容的LDO,该电路在传统嵌套米勒补偿的基础上,增加"gm减小电路"和"轻重载控制电路",实现在空载(电流负载为零)且有大负载电容条件下的稳定。此设计应用YMTC 0.18μm工艺实现,仿真结果显示,在2.5～3.6 V电源供电下,整个电路消耗的静态电流为50μA,总补偿电容为7 pF,电路稳定的时间小于6μs,输出线性调整率小于2.2 mV/V,负载调整率小于0.9 mV/mA。     

一种高精确度低功耗无片外电容LDO设计

设计了一种片上集成的高精确度、低功耗、无片外电容的低压差线性稳压器(LDO)。采用一种新型高精确度、带隙基准电压源电路降低输出电压温漂系数;采用零功耗启动电路和支路较少的摆率增强模块降低功耗,该电路采用CSMC 0.5 μm CMOS工艺。经过Cadence Spectre仿真验证,输出电压为3.3 V,在3.5~5.5 V范围内变化时,线性调整率小于0.3 mV/V,负载调整率小于0.09 mV/mA,输出电压在-40~+150 ℃范围内温漂系数达10 ppm/℃,整个LDO消耗17.7 μA的电流。     

一种高性能无片外电容型LDO设计北大核心CSCD

设计了一种高性能无片外电容型LDO线性稳压器.其中,EA采用推挽输出放大器设计,在静态时保持低功耗,瞬态响应时提供大的输出电流,提高LDO的响应速率.高环路增益使LDO电路具有很高的稳压精度;采用零点补偿技术,保证了LDO环路稳定性.LDO采用0.13μm CMOS工艺设计,仿真结果表明,在1.2V^2.0V输入电压下,LDO输出稳定的1.0V电压,输出负载电流为50μA^100mA,最大负载电容可达到100pF,低频PSR为-67.5dB@100mA^-85.5dB@50μA,负载调整率0.8μV/mA,LDO的静态电流为50μA,整体版图面积为0.016 3mm2.     

基于SOI CMOS工艺的LDO电路设计

设计了一种1.8～3.3 V的自偏置LDO电路,无需外加基准电路,且具有良好的负载调整率和工艺兼容性。该电路采用无需双极型晶体管的基准电路,并且在负载电压和负载电流之间采用电流倍增电路进行隔离,减小了负载电流瞬变造成低压差线性稳压器(LDO)输出电压的变化,提高了LDO的瞬态精度。在关键器件部分采用匹配结构,以减小工艺误差对电路性能造成的影响。基于0.18μm SOI CMOS工艺,用Hspice软件进行电路仿真,用Cadence软件进行版图验证。仿真结果表明,MOS基准电路产生的基准电压温漂为5.6×10-5,LDO的最大负载电流为100 mA,负载电流瞬变的响应时间小于1.5μs,负载调整率为0.3%,整体电路的静态电流为88μA,芯片尺寸为650μm×1 200μm。     

用于无源RFID标签的拓展PSRR带宽无片外电容LDO

经过调制的射频信号整流后会为无源射频识别(RFID)标签引入数万到几十万赫兹的电源纹波.为了抑制这种电源纹波,设计了一款1 MHz带宽内高电源电压抑制比(PSRR)、超低功耗、无片外电容低压差线性稳压器(LDO).利用超级源跟随器结构改变传统LDO环路的极点分布,将输出极点作为环路主极点,将低频PSRR带宽有效拓展到1 MHz.利用动态偏置技术和双零点补偿结构保证环路稳定性.该LDO采用TSMC 0.18 μm CMOS工艺实现,芯片面积约0.017 mm2.测试结果表明:LDO在1 MHz频率范围内的PSRR小于-46 dB,轻负载下的PSRR可达-57 dB;电路消耗0.33～3.4 μA的静态电流;在工作电压为1.1～3 V时输入电压调整率为4.6 mV/V;在负载电流为0～25 μA时负载调整率为0.3 mV/μA;该LDO仅采用35 pF片上电容.     

一种连续可调节的LDO限流保护电路

分析传统LDO线性稳压器限流保护电路的优缺点,提出了一种连续可调节的LDO限流保护电路,该电路可根据LDO线性稳压器工作在不同输入-输出电压条件下,调节片外的限流电阻改变极限电流的大小,实现LDO限流保护电路的限流阈值连续可调。采用SMIC 0.18μm CMOS工艺模型进行电路仿真,LDO在1.8~5.0V输入电压下,输出1.2~4.5V范围内,实现了输出电流阈值从143mA到2A的连续可调节的限流保护电路。经过流片测试结果表明,此可调节限流电路简单可行,可适用于各类LDO限流保护电路中。     

一种带自适应电荷泵的超低功耗NMOS LDO

设计了一种带自适应电荷泵的超低功耗快速瞬态响应NMOS LDO,电路主要包含误差放大器、缓冲器、功率级、动态零点模块以及自适应电荷泵模块。该自适应电荷泵能够根据负载电流的大小调节工作频率,在兼顾大负载条件下功率管栅极需求的同时,保证了轻载下超低功耗的需求。同时为了满足电路中快速瞬态响应的需要,加入了动态电流电路。电路基于0.18μm BCD工艺设计,其工作电压范围为2.5～3.6 V,输出电压为1.2 V,负载范围为10μA～20 mA,工作的温度范围为-40～125℃。仿真结果显示,所设计的LDO供电电压调整率可达到1.123 mV/V,重载跳轻载时的恢复时间和轻载跳重载时的恢复时间分别为260μs和5μs,而静态电流最小仅为0.291μA。     

一种新颖的LDO线性稳压器

设计了一种新颖的LDO线性稳压器.该LDO工作于负电源,具有微功耗、自身固定-5 V输出、外接反馈电阻可实现可调输出等特点.基于0.6 μm SOI CMOS工艺进行流片.测试结果表明,该电路输入电源电压VIN为-2～-18 V,可调输出电压为-1.3 V～VIN+0.5 V@Iour=15mA.该LDO功耗低,室温下空载静态电流约4.8μA,并且几乎不随VIN变化.内部带隙电压基准采用β二阶补偿,结构简单,温度系数为1.28×10-5/℃.线性调整率为0.015％,负载调整率为0.85 Ω.     

适用于高速闪存的超快无片外电容LDO

提出了一种适用于闪存的瞬态增强的无片外电容低压差线性稳压器(LDO).该LDO采用了具有超低输出阻抗的缓冲器驱动功率管和高能效基准方法,缓冲器采用并联反馈技术降低输出电阻以增强功率管栅端的摆率.高能效基准电路在静态模式输出小基准电流以减少静态功耗,而在工作模式提供大的基准电流以增加闭环带宽和功率管栅端的摆率.设计的LDO应用于采用70 nm闪存工艺制造的、工作电压为2～3.6 V和存储容量为64 M的闪存中.测试结果表明,该LDO输出的调制电压为1.8V,最大输出电流为40 mA,在没有负载的条件下仅消耗8.5μA的静态电流,在满载电流变化时,用于闪存时仅有20 ns响应时间且最大输出电压变化仅为72 mV,满足高速闪存的要求.     

一种具有反压保护功能的微功耗LDO

本文提出并实现了一种具有反压保护功能的微功耗LDO.一方面采用新型自适应栅衬偏置技术,使导通管的栅/衬极在输入输出反压状态下自动跟踪输出电压,从而关断导通管沟道,零偏寄生衬漏体二极管,解决了反压状态下LDO的反灌电流和电路闩锁问题.另一方面,稳压环路中综合采用高效双极缓冲技术和零极点抵消频率补偿技术,既解决了微功耗LDO中的环路稳定困难问题,又使漏失电压最小.该款LDO采用BiCMOS工艺实现.测试结果表明,其反向耐压可达9V;负载调整率和线性调整率分别为0.025 mV/mA和0.6 mV/V;满负载电流(250mA)漏失电压仅为70 mV;空载和重载下静态电流分别只有7μA和7.7 μA.     

一种快速响应低压差线性稳压器的设计

介绍了一种应用于DRAM芯片内部供电的新型低压差线性稳压器(LDO)。在传统LDO电路PMOS输出驱动管的栅端增加了一个开关电容电路,根据负载电流使能信号控制耦合电容的接入,使驱动管的栅端耦合到一个正向或者负向的电压脉冲,在负载电流急剧变化时能快速调整过驱动电压,以适应负载电流的变化。仿真结果显示,该电路有利于输出电压的快速稳定,恢复时间缩短了38%以上。采用45 nm DRAM 掩埋字线工艺进行流片。实测结果显示,该LDO输出电压恢复时间在10 ns以内。在DDR3-1600的数据传输速度下,DRAM芯片的数据输出眼图为280 ps,符合JEDEC标准。     

一种全集成型CMOS LDO线性稳压器设计

设计了一种基于0.25μm CMOS工艺的低功耗片内全集成型LDO线性稳压电路。电路采用由电阻电容反馈网络在LDO输出端引入零点,补偿误差放大器输出极点的方法,避免了为补偿LDO输出极点,而需要大电容或复杂补偿电路的要求。该方法电路结构简单,芯片占用面积小,无需片外电容。Spectre仿真结果表明：工作电压为2.5 V,电路在较宽的频率范围内,电源抑制比约为78 dB,负载电流由1 mA到满载100 mA变化时,相位裕度大于40°,LDO和带隙电压源的总静态电流为390μA。     

一种基于数字逻辑控制的低损耗双半桥驱动芯片

设计了一种集成双半桥和四功率开关的驱动芯片。采用双路对称设计,每一路可单独控制使能、自举和驱动。芯片内部采用高精度的基准源以及LDO电路,同时具有欠压死锁、过压保护和过温保护功能。死区控制可避免上下功率管直通大电流,自举设计可使上功率管的开启电压达到5 V,降低了功率管自身的损耗,使功率管输出达到11.90 V。采用TSMC 0.18μm BCD工艺进行流片。测试结果表明,输出的方波信号幅度为11.96 V/11.95 V,死区时间为60 ns/80 ns,静态功耗低至478μA。     

一种用于LDO稳压器的共享预稳压电路

提出了一种用于LDO稳压器的共享预稳压电路.该共享预稳压电路中包含一个电源抑制减法电路以提高基准源的电源抑制,应用电流负反馈结构以降低基准源的温度系数和电源抑制随工艺阈值电压变化的敏感度,还可以降低LDO稳压器的输出噪声.仿真结果表明在阈值电压发生士20％变化的情况下,基准源的温度系数变化只有0.11×10-6/℃,电...     

0.13μm BiCMOS低压差线性稳压器

设计了一种0.13μm BiCMOS低压差线性稳压器(LDO),包括BiCMOS误差放大器、带软启动的BiCMOS带隙基准源、"套筒式"共源-共栅补偿电路等。为了改善线性瞬态响应性能,在BiCMOS误差放大器的前级设置了动态电流偏置电路。由于所设计的BiCMOS带隙基准源对温度的敏感性较小,故能为LDO提供高精度的基准电压。对所设计的LDO进行了工艺流片。流片测试结果表明,该LDO可提供60 mA的输出电流且最小压差只有100 mV。测试同时验证了所设计LDO的负载和瞬态响应都得到改善:负载调整率为0.054 mV/mA,线性调整率为0.014%,而芯片面积约为0.094 mm2,因此特别适用于高精度、便携式片上电源系统。     

一种动态补偿、高稳定性的LDO设计

设计并实现了一种动态补偿、高稳定性的LDO.针对LDO控制环路稳定性随负载电流变化的特点,给出一种新颖的动态补偿电路.这种补偿电路能很好地跟踪负载电流的变化,从而使控制环路的稳定性几乎与负载电流无关.设计采用CSMC 0.5μm标准CMOS工艺,利用Cadence的EDA工具完成电路设计、版图绘制和流片测试,最终芯片面...     

一种具有过温和短路保护的低压LDO设计

在分析各种低压LDO结构的基础上,设计了一款新型的基于0.18 μm CMOS工艺的LDO低压降线性电压调整器。该LDO电路采用了折叠低压带隙和折叠共源共栅结构的运放,采用密勒补偿以保证整体LDO的稳定性。具有很低的输入/输出电压差、超低的静态电流,良好的负载调整能力、线性调整能力和良好的电源抑制特性,此外,还具有过温保护和短路保护电路,保证电路的安全工作。该电路配以简单外部设备即可为各种电子产品提供灵活、高效、可靠的电源解决方案,大大降低了设计成本。     

LDO线性稳压器中高性能误差放大器的设计

设计了一个共源共栅运算跨导放大器,并成功地将其应用在一款超低功耗LDO线性稳压器芯片中。该设计提高了电源抑制比(PSRR),并具有较高的共模抑制比(CMRR)。电路结构简单,静态电流低。该芯片获得了高达99 dB的电源抑制比。     

一种基于低压差线性稳压器的放大器设计

设计了一种静态电流约为0.6μA的运算跨导放大器电路,并已经成功地应用于一款超低静态电流的新一代低压差线性稳压器芯片中。此放大器的突出优点是与Foldback过流保护电路融合在一起,使得芯片不需要专门的限流模块,大大减少了器件与电流支路,极大地提高了电流利用率,实现了超低功耗。     

用于GaN HEMT栅驱动芯片的快速响应LDO电路

设计了一种用于GaN高电子迁移率晶体管(High-Electron-Mobility Transistor,HEMT)器件栅驱动芯片的快速响应低压差线性稳压器(Low Dropout Regulator,LDO)电路,可为高速变化的数字电路提供快速响应的供电电压。该电路采用动态偏置结构,通过在大负载发生时给误差放大器增加一个额外的动态偏置结构,来加快输出端的瞬态响应速度。基于0.18μm BCD工艺,完成了电路设计验证。仿真结果显示LDO瞬态响应时间小于0.5μs,可满足频率达1 MHz的GaN HEMT器件栅驱动芯片应用要求。