两层金属场极板高压LDMOS的优化设计

采用场极板结终端技术提高LDMOS击穿电压,借助二维器件仿真器MEDICI软件对基于体硅CMOS工艺500V高压的n-LDMOS器件结构和主要掺杂参数进行优化,确定漂移区的掺杂浓度(ND)、结深(Xj)和长度(LD)。对多晶硅场极板和两层金属场极板的结构参数进行模拟和分析,在不增加工艺复杂度的情况下,设计一种新型的具有两层金属场极板结构的500Vn-LDMOS。模拟结果表明,双层金属场极板结构比无金属场极板结构LDMOS的击穿电压提高了12%,而这两种结构LDMOS的比导通电阻(RS)基本一致。     

平面型硅高压晶体管的研制

提高平面型晶体管击穿电压的方法主要有场极板、电场限制环、耗尽区腐蚀和离子注入等.几年来,我们在如何实现平面结构晶体管的高耐压性能方面做了些工作,认为,不管是NPN型还是PNP型晶体管有效易行的方法均是场极板加等位环的组合结构.对两种结构分别做了加场极板和不加场极板的对比试验,结果表明,场极板结构对提高器件的击穿电压是非常有效的,而分压环结构则不易控制,效果也不明显.本文将以目前彩色电视机使用较多、难度较大的硅PNP高压功率品体管(2 SA940)为例,讨论带场极板和等位环组合结构晶体管的设计和制造,并通过计算机模拟比较理论和试制结果.     

Analytical Model for the Piecewise Linearly Graded Doping Drift Region in LDMOS

提出了体硅LDMOS漂移区杂质浓度分布的一种二维理论模型,根据该模型,如果要使带有场极板的LDMOS得到最佳的性能,那么LDMOS漂移区的杂质浓度必须呈分段线性分布.用半导体专业软件Tsuprem-4和Medici模拟证明了该模型十分有效,根据该模型优化得到的新型LDMOS的击穿电压和导通电阻分别比常规LDMOS增加58.8%和降低87.4%.     

体硅LDMOS漂移区杂质分段线性注入模型研究

提出了体硅LDMOS漂移区杂质浓度分布的一种二维理论模型,根据该模型,如果要使带有场极板的LDMOS得到最佳的性能,那么LDMOS漂移区的杂质浓度必须呈分段线性分布.用半导体专业软件Tsuprem-4和Medici模拟证明了该模型十分有效,根据该模型优化得到的新型LDMOS的击穿电压和导通电阻分别比常规LDMOS增加58.8%和降低87.4%.     

高压LDMOS场极板的分析与设计

场板是高压LDMOS中普遍使用的一种结终端技术,对单阶梯LDMOS场板的长度、其下方氧化层厚度以及场氧侵蚀厚度等参数进行了模拟和分析,在此基础上设计了一种新型体硅双阶梯场板LDMOS,并对其具体参数进行了细致的模拟和分析.模拟结果表明,双阶梯场板LDMOS的击穿电压比单阶梯场板LDMOS提高了15.3%,导通电阻降低了17.1%,电流驱动能力也提高了8.5%.     

新型功率器件SON-LDMOS的设计和研究

本文提出了一种新型的对称式SON LDMOS功率器件.在对器件击穿电压进行解析分析的基础上,利用Silvaco TCAD仿真软件Atals验证了漂移区设计对器件击穿电压的影响,证明了峰值击穿电压的存在.并且对比分析了SON　LD-MOS与SOI LDMOS击穿电压和寄生电容方面的优势,研究表明SON LDMOSD在击穿电压上比SOI LDMOS器件提高了近3倍,并且其寄生电容也较小,这为SON LDMOS在功率方面的应用提供了部分理论支持.     

一种新型D-RESURF埋栅SOI LDMOS

提出了一种新型D-RESURF埋栅SOI LDMOS (EGDR-SOI LDMOS)结构,其栅电极位于P-body区的下面,可以在扩展的埋栅电极处形成多数载流子的积累层;同时,采用Double- RESURF技术,在漂移区中引入两区的P降场层,有效降低了器件的比导通电阻,并提高了器件的击穿电压.采用二维数值仿真软件MEDICI,对器件的扩展栅电极、降场层进行了优化设计.结果表明,相对于普通SOI LDMOS,该结构的比导通电阻下降了78%,击穿电压上升了22%.     

具有多场限环结构的SiC LDMOS击穿特性研究

场限环终端结构因能够显著提高击穿电压而被广泛应用于半导体功率器件。基于数值模拟软件建立了具有多场限环结构的SiC LDMOS仿真模型。分别仿真场限环各项参数和漂移区掺杂浓度与击穿电压的关系。提取器件击穿时的表面电场，从表面电场分布均匀程度和峰值电场两方面分析击穿原理。研究结果表明，当漂移区掺杂浓度一定时，击穿电压随场限环数量、结深和掺杂浓度的增大而先增大后减小；当场限环参数一定时，击穿电压随漂移区掺杂浓度的增大而先增大后减小；经验证在相同条件下，线性环间距设计的LDMOS击穿特性优于等环间距设计，且漂移区掺杂浓度越高，环掺杂浓度和环结深越小，失效场限环数量越多。     

多场极板LEDMOS表面电场和导通电阻研究

研究了常规LEDM O S,带有两块多晶硅场极板LEDM O S以及带有两块多晶硅场极板和一块铝场极板的LEDM O S表面电场分布情况,重点研究了多块场极板在不同的外加电压下,三种LEDM O S的表面峰值电场和导通电阻的变化情况。模拟结果和流水实验结果都表明:多块场极板是提高LEDM O S击穿电压的一种有效方法,而且场极板对导通电阻的影响很小。研究结果还表明:由于金属铝引线下面的氧化层很厚,所以铝引线几乎不会影响到LEDM O S的击穿特性。     

阶梯掺杂薄漂移区RESURF LDMOS耐压模型

提出硅基阶梯掺杂薄漂移区RESURF LDMOS耐压解析模型.通过分区求解二维Poisson方程,获得阶梯掺杂薄漂移区的二维表面电场和击穿电压的解析表达式.借助此模型研究击穿电压与器件结构参数的关系,其解析与数值结果吻合较好.结果表明:在导通电阻相近情况下,阶梯掺杂漂移区LDMOS较均匀漂移区的击穿电压提高约20%,改善了击穿电压和导通电阻的折衷关系.     

浮栅结构SOI LDMOS 器件的模拟研究

研究了一种具有浮栅结构的SOI LDMOS(FGSOI LDMOS)器件模型,并分析了该结构的耐压机理,通过Silvaco TCAD软件对该结构进行仿真优化。通过仿真验证可知,该结构通过类场板的结终端技术可以调节器件的横向电场,从而得到比普通SOI LDMOS器件更高的耐压并且降低了器件的比导通电阻。仿真结果表明,该结构与普通SOI LDMOS器件结构在相同的尺寸条件下耐压提高了41%,比导通电阻降低了21.9%。     

Breakdown voltage in LDMOS transistors using internal field rings

The optimization of the floating-ring parameters and the breakdown voltage of a lateral DMOS (LDMOS) transistor using a single floating ring is presented. A first-order analytical approach is presented, showing the upper limit of the position of the ring, with respect to the channel, and the doping concentration within the ring to increase the breakdown voltage. A 2D numerical calculation of the breakdown voltage and on-resistance of the LDMOS transistor is also presented. The results, which support the analytical approach, allow the use of simple design rules for the implementation of high-voltage LDMOS transistors on a thick epitaxial layer. It is shown that improvements of breakdown voltage is obtained if the distance between the channel and the field ring is equal to the field plate length and the doping concentration in the ring satisfies a specific relationship. With a single ring, the breakdown voltage increases from 170 to 280 V for the same device area and to over 480 V if the area is allowed to increase by 25%     

漂移区覆盖高k薄膜的高压LDMOS器件优化设计

为了获得高耐压、低导通电阻的横向双扩散MOSFET(LDMOS)器件,综合利用高介电常数(高k)薄膜技术和场板技术,设计出一种漂移区表面采用"高k薄膜+氧化层+场板"结构的功率器件,有效降低了PN结弯角高电场和场板边缘峰值电场。使用器件仿真工具MEDICI进行验证,并分析高k薄膜厚度、氧化层厚度、高k薄膜相对介电常数以及栅场板长度对器件性能的影响,最终实现了耐压达到820V、比导通电阻降至13.24Ω.mm2且性能稳定的LDMOS器件。     

LDMOS in SOI technology with very-thin silicon film

In this paper, we extensively investigate, by two-dimensional simulations, the output characteristics accuracy and breakdown voltage performance for very-thin film (80 nm) SOI lateral double-diffused MOS (LDMOS) transistor as a function of the drift doping, drift length and field plate length. Trade-offs are discussed to optimize the off-state breakdown voltage versus the occurrence of kink effect and quasi-saturation in on-state. The conclusions are supported by experimental results.     

LDMOS漂移区结构优化的模拟

RESURF LDM O S很难兼顾击穿电压和导通电阻对结构的要求。文中采用了D oub le RESURF(双重降低表面电场)新结构,使漂移区更易耗尽。从理论和模拟上验证了D oub le RESURF在漂移区浓度不变时对击穿电压的提高作用以及在保持击穿电压不变的情况下减小导通电阻的效果。同时,在LDM O S结构中加入D oub leRESURF结构也降低了工艺上对精度的要求。为新结构和新工艺的开发研制作前期设计和评估。     

薄外延层RESURF LDMOS完全耐压模型

提出硅基薄外延RESURF LDMOS不全耗尽和完全耗尽的完全耐压模型。基于求解二维Poisson方程,获得该结构二维表面电场和击穿电压的完整解析表达式。借助此模型研究击穿电压与器件结构参数、外延层掺杂浓度和衬底掺杂浓度的关系;在满足最优表面电场和完全耗尽条件下,得到器件优化的RESURF判据。解析结果、MEDICI数值结果和实验结果吻合较好,验证了模型的准确性。