基于射频直采的宽带数字采集系统

雷达信号高频宽带化、作战环境复杂化的发展趋势,使采集系统的瞬时带宽和动态范围成为了目标截获的瓶颈问题。限于ADC器件水平,数字采集系统的带宽和采样频率受到很大的限制,直接影响系统指标。采用S/H+ADC的基本架构,提出一种时间交替的宽带数字采集系统,介绍了系统的架构、S/H+ADC二次采样原理以及4GHz带宽采集系统的实验验证。测试结果表明:该采集系统实现了射频信号的直接采样,提高了采集带宽和动态。     

基于多相分解的直接宽带雷达信号产生技术

介绍了一种基于高速数模转换的直接宽带雷达信号产生方法,该方法采用信号的多相分解技术直接数字产生宽带线性调频信号,并经过均衡、滤波、上变频等电路最终实现X波段带宽为1.3 GHz的宽带雷达信号。该技术的应用大大改善了信号幅相特性及杂散性能,提高了信号的相位线性度及脉间杂散,使得雷达成像性能和动态范围得到极大的提升。研制出的宽带信号产生系统已被成功应用于某X波段宽带相控阵雷达上。     

基于冗余子级的流水线ADC校准技术

提出了基于冗余子级的流水线ADC后端校准技术,采用精度较高的流水线冗余子级代替参考ADC,对流水线ADC的各个子级校准,替代了对整个ADC的校准,使校准系统无需降频同步,较好地解决了传统校准系统中主信号通路与参考ADC信号通路不同步的问题。对Matlab/Simulink中搭建的精度为16位、采样频率为10 MS/s的流水线ADC进行仿真,结果表明,当输入信号频率为4.760 5 MHz时,经过校准,流水线ADC的有效位和无杂散动态范围分别由9.37位和59.96 dB提高到15.32位和99.55 dB。进一步的FPGA硬件验证结果表明,流水线ADC的有效位和无杂散动态范围分别为12.73位和98.62 dB,初步验证了该校准算法的可行性。     

使运算放大器的噪声性能与ADC匹配

在混合信号应用中,正确选择驱动模数转换器(ADC)的运算放大器至关重要.设计人员必须将放大器的噪声、带宽、建立时间以及压摆率与ADC的信噪比(SNR)、无杂散动态范围(SFDR)、输入阻抗及采样时间等参数进行对比.本文将重点介绍在单电源环境下,如何使运算放大器的噪声参数和性能与逐次逼近寄存器(SAR)ADC相匹配.     

一种10位250 MS/s电荷域流水线ADC

提出了一种高速、低功耗、小面积的10位 250 MS/s 模数转换器(ADC)。该ADC采用电荷域流水线结构,消除了高增益带宽积的跨导运算放大器,降低了ADC功耗。采用流水线逐级电荷缩减技术,降低了后级电路的电荷范围,减小了芯片面积。测试结果表明,在250 MS/s采样速率、9.9 MHz输入正弦信号的条件下,该ADC的无杂散动态范围(SFDR)为64.4 dB,信噪失真比(SNDR)为57.7 dB,功耗为45 mW。     

模拟与数字芯片

正GSPS性能标准的数据转换器AD9680是双通道、1.25V、14位、1GSPS ADC,具有优异的噪声和动态范围性能,支持通信、仪器仪表和军事/航空航天领域的直接RF采样应用。AD9680设计用于高达2GHz的宽带模拟信号采样,并具有额定带宽范围内的优异动态范围和噪声性能。该转换器进行1GHz输入转换时,可实现80dBc无杂散动态范围(SFDR)性能和61.5dBFS信噪比(SNR),同时每通道总功耗为1.65W。集成功能包括数字信号处理模     

选择ADC:对IF采样应用的考虑

选择最高分辨率或最高采样速率的模数转换器(ADC)通常不能完全满足中频(IF)采样体系结构ADC对性能的要求。适合IF采样应用的ADC必须支持高输入频率同时还要保证是够高的信噪比(SNR)、无杂散动态范围(SFDR) 和信纳比(SINAD)性能。这些性能使设计工程师能减少一级或多级混合电路而且能简化滤波电路,因此能降低成本并有助于满足终端系统目标需要。复合调制的宽带信号——例如在许多无线通信、仪器仪表和雷达系统中采用的信号——表现为随时间变化的脉冲信号和瞬态信号。另外,这些信号所携带的数据通常在多个信道上传播。     

星上微波信号光学调制偏置点优化理论及仿真研究

研究了基于双电极马赫曾德尔干涉仪(DE-MZM)的星上微波信号光学调制方法,获得了单频段微波信号输入时的调制器输出光场表达式,推导了载噪比、射频增益、噪声系数及无杂散动态范围四个参数的解析表达式,建立了星上微波光子链路传输方程。利用OptiSystem仿真软件,搭建了单频段微波信号输入时的星上微波光子链路仿真系统,对链路性能进行了仿真研究。研究结果表明,调制器直流偏置点在正交点时,射频信号增益最高;直流偏置点在低偏置点时,载噪比、噪声系数和无杂散动态范围三个性能指标最优。     

一种基于双速率欠采样的宽带数字信道化接收机

提出了一种基于双速率欠采样的宽带数字信道化接收机,该系统采取数字信道化与双速率欠采样相结合的方式来实现在较小采样速率下对大带宽信号检测,同时由于在较小采样速率下能够选取高位数的ADC器件,因而也能够提高数字信道化接收机所能适应的信号瞬时动态范围。通过计算机仿真验证了所提接收方法的正确性。     

C波段宽带高速跳频频率源的设计与实现

针对高速跳频通信系统的需求,设计并实现了一款工作在C波段、带宽为1 GHz、步进为3 MHz的宽带频率源。该频率源采用DDS激励PLL方案,用FPGA控制DDS实现低频段的小步进跳频,再用乒乓式锁相环进行倍频得到最终输出。采用2路DDS基准时钟来保证杂散指标,并对跳频时间和相位噪声等指标进行简单预算,得到整个系统最大跳频时间小于1μs,相位噪声优于-106 d Bc/Hz/10 k Hz,杂散优于-60 d Bc。     

基于FPGA的宽带ADC数据采集系统的设计

为了解决射频仿真系统宽带信号采集和处理问题,设计了一种基于FPGA的数据采集系统,系统采用ADC08D1000对宽带信号进行实时采样和转换。该方案采用了模块化设计,设计简单,通用性强,可广泛用于高速系统中的实时数据采集和处理。     

基于STM32和FPGA的远程宽带幅频特性测试系统

介绍一种基于STM32与FPGA双控制核心的远程宽带大动态范围的幅频特性测试装置。该装置采用直接数字频率合成芯片AD9959产生频率和幅度均可控的正弦信号,并将其发送至待测网络。接收端对待测网络的输出信号进行可变增益放大和欠采样数字峰值检测后,将幅频信息通过WiFi模块无线传输至上位机进行幅频特性曲线的显示。该装置具有500 kHz～100 MHz的宽带扫频范围,52 dB的大动态范围,灵敏度可达100μV,支持多节点测试。由于采用了欠采样技术,该系统不需要高速ADC即可完成宽带信号采样,具有成本低、易维护等特点,可满足分布式测量、野外作业等特殊场景下的幅频特性测试需要,具有广阔的应用前景。     

宽带PCSF雷达信号频率合成器的设计与实现

基于脉内相位编码脉间频率步进（PCSF）雷达信号的特点,提出了利用复杂可编程逻辑器件、直接数字频率合成器（DDS）和锁相环倍频器产生任意PCSF雷达信号的方法,并实际构造了一个宽带、低噪声的S波段PCSF信号源。利用该方法可以实现对输出信号相位的精确控制,通过选择DDS输出信号的频率范围可以减少带内的杂散分量。测试结果表明：该频率源在320 MHz带宽内的无杂散动态范围为62 dBc,相位噪声为-110 dBc/Hz@1 kHz。     

用于12bit250MS/s流水线ADC的运算放大器设计

设计了一种应用于12 bit 250 MS/s采样频率的流水线模数转换器(ADC)的运算放大器电路.该电路采用全差分两级结构以达到足够的增益和信号摆幅;采用一种改进的频率米勒补偿方法实现次极点的“外推”,减小了第二级支路所需的电流,并达到了更大的单位增益带宽.该电路运用于一种12 bit 250 MS/s流水线ADC的各级余量增益放大器(MDAC),并采用0.18 μm 1P5M 1.8 V CMOS工艺实现.测试结果表明,该ADC电路在全速采样条件下对于20 MHz的输入信号得到的信噪比(SNR)为69.92 dB,无杂散动态范围(SFDR)为81.17 dB,整个ADC电路的功耗为320 mW.     

一种用于时延积分CMOS图像传感器的10 bit全差分双斜坡模数转换器

为了满足时间延时积分(TDI)CMOS图像传感器转换全差分信号的需要,同时符合列并行电路列宽的限制,该文提出并实现了一种10 bit全差分双斜坡模数转换器(ADC)。在列并行单斜坡ADC的基础上,采用2个电容的上极板对差分输入进行采样,电容下极板接2个斜坡输出完成量化。基于电流舵结构的斜坡发生器同时产生上升和下降斜坡,2个斜坡的台阶电压大小相等。该电路使用SMIC 0.18 μm CMOS工艺设计实现,ADC以19.49 kS/s的采样频率对1.32 kHz的输入进行采样,仿真得到无杂散动态范围和有效位数分别为87.92 dB和9.84 bit。测试显示该ADC的微分非线性误差和积分非线性误差分别为–0.7/+0.6 LSB和–2.6/+2.1 LSB。     

四通道高速数据采集系统设计

为满足合成孔径雷达中对宽带I,Q基带信号数据采集存储的迫切需求,介绍了一种基于高速AD器件,以大容量FPGA为核心的高速数据采集系统设计方法。利用高速ADC器件实现对宽带I,Q信号采样,FPGA完成AD的参数配置、高速数据缓存及各种时序控制,实现了四通道500MSPS的高速数据同步采集与传输。测试结果显示：系统动态范围大,信噪比高。系统为标准6U插件,电路实现简单、使用灵活,已成功应用于多个雷达系统中完成各项实验。     

一种新型高线性度采样开关的设计

设计了一种应用于流水线ADC中的新型高线性度采样开关,该开关采用比较器、反相器链、CMOS对管开关,自举电容等实现,具有较高的线性度。其基本原理为：使MOS管栅极电压实时跟随输入电压,保证其差值恒定,从而实现整体采样保持电路较高的无杂散动态范围。通过Flip-around型采样保持电路进行验证,其无杂散动态范围可达91...     

面向电子战射频光传输的宽带射频信号杂散产生机理及优化方法

针对电子战系统的宽带射频信号波分复用传输,通过理论分析给出了微波光子链路中各关键参量对杂散信号的影响规律,提出了非均匀信道间隔分配的除杂优化方法。该方法通过微调各通道的波长,使四波混频产生的杂散频率超过电子战接收机带宽,从而降低杂散对系统的影响。该方案实现简单,且无需改变现有电子战系统架构,具有较好的工程实现性。实验结果表明:与等波长间隔相比,5通道非均匀波分复用信号传输1 km时,在接收机带宽内四波混频引起的杂散得到了显著优化,动态范围提升了26 dB以上。     

高精度模数转换器积分非线性建模与校正

积分非线性（INL）是影响ADC性能重要的参数。文中采用基于建立动态模型的方法,对高精度模数转换器芯片AD6645的积分非线性进行建模与校正,使得AD6645的性能得到大幅提升。测试结果表明,在30 MHz带宽范围内,ADC的无杂散动态范围、信纳比和有效位数等指标均得到提高。另外,此校准算法具有一定的普适性,有望适用于所有流水线ADC的校准。     

原型开发系统:JESD204B转换器和FPGA

正对JESD204B转换链路的原型开发可通过下列方式进行简化:将步骤分为FPGA选择、固件IP、建模、仿真、验证最终性能以及最终确定寄存器配置。模数转换器(ADC)和数模转换器(DAC)的选择标准在最初似乎难以把握。针对采样速率、分辨率、可用带宽、功耗、无杂散动态范围(SFDR)以及决定系统性能的其他性能指标,存在各种模拟需求。现在很多转换器都配备了最新