用于BAN的自校准SAR ADC设计

基于SMIC 0.18 μm CMOS混合信号工艺,设计了一种适用于体局域网(BAN)的自校准逐次逼近型模数转换器(SAR ADC)。基于BAN系统的特点,设计的SAR ADC采用阻容混合型主数模转换器(DAC)及电容型校准DAC等结构。采用误差自校准技术来校准SAR ADC的阻容混合型主DAC的高5位电容失配误差,有效降低了SAR ADC非线性误差。仿真结果表明,自校准SAR ADC获得了±0.3 LSB微分非线性、±1 LSB积分非线性、82.2 dB信噪比等性能特性。设计的SAR ADC具有良好的性能,适合于BAN系统。     

基于流水线ADC的MDAC电容失配校准研究

针对MDAC中采样电容失配会降低ADC输出非线性性能的问题,提出了一种流水线ADC的前台数字校准技术。该前台数字校准技术利用ADC输出积分非线性的相对偏差提取误差,利用简单的多路选择运算单元进行误差补偿。在此基础上,采用Verilog HDL实现了RTL级描述并成功流片。仿真和测试结果表明,该校准算法能够提升ADC输出性能。     

基于AD6645的卫星信号接收处理单元的设计

AD6645是Analog Devices公司推出的新型ADC器件,具有精度高、转换速度快等特点,是当前用于中频数字处理的优选器件.阐述了基于AD6645的数字接收系统的组成,并详尽说明了中频数字处理模块设计.     

高速ADC及由其构成的并行/交替式数据采集系统的非线性研究

本文研究了高速ADC及由其构成的并行/交替式数据采集系统的DNL(微分非线性)与INL(积分非线性)及有关测试理论与方法.根据统计学方法由单片ADC的DNL和INL导出了并行/交替式数据采集系统的DNL和INL的数学表达式;并且采用统计直方图方法分别对单片ADC和由双片ADC组成的并行/交替式数据采集系统进行了计算机仿真.结果表明,并行/交替式数据采集系统的DNL与INL小于每一通道单片ADC的DNL和INL.     

高速模/数转换器常规参数的动态测试

高速模拟／数字转换器(ADC)被广泛应用于视频和无线通讯等领域。如何对高速ADC的性能进行准确评估是一个受到高度关注的课题。准确评估高速ADC的性能需要采用动态测试方法。文章运用码密度立方图分析法，分析了高速ADC常规参数，包括失调、微分非线性、积分非线性、失码、增益误差等，的动态测试。     

一种基于统计的流水线ADC数字后台校准方法

高精度流水线ADC的设计需要校准技术来提高其转换精度.基于统计的数字后台校准方法无需校准信号,直接通过对输出的统计得到误差值的大小,将其从数字输出中移除从而消除了ADC输出非线性.将该校准方法应用于14bit流水线ADC中,仿真结果表明校准后信噪失真比SNR为76.9dB,无杂散动态范围SFDR为73.9dB,有效精度ENOB从9bit提高到12.5bit.     

基于AD6645ASQ-80的高速高分辨率ADC电路设计

介绍了AD6645ASQ-80的主要特点，以及采用该芯片进行高速高分辨率ADC(Analog to Digital Converter，模＼数转换器)电路的设计方案及测试结果。     

ADC测试中INL与THD之间的关系

随着ADC测试技术的不断发展,码密度直方图技术以及采用正弦波输入的离散傅里叶变换(DFT)频域分析技术已经被广泛应用到ADC的仿真和测试分析中。相对于采用DFT进行频域分析获取ADC的动态性能的复杂性来说,采用码密度直方图的方法能简单地得到微分非线性(DNL)和积分非线性(INL)这两个静态性能指标。文章通过对一个10位ADC的行为级模型的仿真分析,阐述了总谐波失真(THD)与INL之间的内在联系,从而提出了通过对INL的测试来评估ADC的THD性能的方法,对今后ADC电路的测试和评估具有指导意义。     

ADμC812单片机A／D转换介绍及软件校准方法

使用通常的单片机、ADC等芯片构造一个数据采集系统 ,往往设计周期长 ,成本较高。ADμC81 2采用了高性能的闪速 /电擦除存储器技术和模拟测量技术 ,能灵活的对芯片进行编程 ,大大降低了数据采集系统的开发时间和成本。ADμC81 2装有工厂编程的校准系数 ,它在上电时自动下载到ADC ,可以获得很高的精度 ,并且可以采用软件进一步校准 ,从而获得更高的精度 ,确保最佳的ADC性能     

应用于流水线ADC的LMS自适应校准算法与FPGA实现

研究了应用于流水线模数转换器(ADC)的LMS自适应数字校准算法及其FPGA实现。该校准算法可用于校准大多数已知的误差,包括非线性运算放大器的有限增益、电容失配,以及比较器的失调等。通过Simulink软件,对一个12位160 MS/s的流水线ADC进行建模。采用LMS自适应校准算法对该流水线ADC进行校准,并将算法在Virtex-5上实现了硬件设计。实验结果表明, 输入信号频率为58.63 MHz时,流水线ADC的无杂散动态范围(SFDR)和有效位(ENOB)分别由校准前的46.31 dB和7.32位提高到校准后的82.03 dB和11.12位。     

一种嵌入式10位2MS/s逐次逼近模数转换器

设计了一种10位2 MS/s嵌入式逐次逼近结构ADC。为提高ADC精度,其中DAC采用电压和电荷按比例缩放混合结构,比较器使用了输入失调校准和输出失调校准技术。采用TSMC0.18μm1P6M数字CMOS工艺进行流片验证,整个ADC核面积仅为0.9×0.6 mm2。测试结果表明,在2 MHz采样率、输入信号为180 kHz正弦信号情况下,该ADC模块具有8.51位的有效分辨率,最大微分非线性为-0.8~+0.7LSB,最大积分非线性为-1.7~+1.5 LSB,而整个模块的功耗仅为1.2 mW。     

高性能模／数转换器AD6645及其应用

AD6645是美国AD公司生产的第四代宽带模/数转换器，采用新型的流水线结构。可实现高速，高精度的数据转换。这里介绍AD6645的工作原理和应用技巧。     

AD9230在中频数字接收机中的应用

中频数字接收机对ADC有很高的要求,ADC的精度和转换速率必须足够高,以实现对中频信号的采样。AD9230是12位精度、最高速率达250MSPS的ADC芯片,可为一般中频处理系统提供足够的动态性能。对AD9230的主要原理功能进行了描述,对关键管脚进行了介绍,最后给出了基于AD9230的数字中频接收机工程应用实例,为基于AD9230的中频数字接收机设计提供了参考依据。     

一种用于突发通信的AGC控制方法

1快速AGC控制的实现和性能分析随着数字器件技术水平的提高,通信的AD采样频率逐步提高,但前端滤波、放大和混频器件还是要依赖模拟器件。后端信号处理及运算单元的动态范围小于ADC的动态范围,ADC的动态范围小于模拟前端的动态范围。自动增益控制是一个典型的在模拟域对信号进行限幅操作的手段,因为AD变换器有一个限     

采用LMS数字校准的13位200MSPS ADC设计

本文设计了无采保电路流水线ADC,并且采用LMS校准技术对ADC前三级3阶和5阶非线性误差进行数字校准。精心设计的运放和开关使MDAC的闭环非线性仅为7LSB左右。仿真结果表示200MSPS采样率的流水线ADC在输入达到83.13M时可以达到77dB的SNDR。     

AD6645型模/数转换器在软件无线电中的应用

AD6645是Analog Devices公司推出的新型高速、高性能14位A/D转换器.文中介绍AD6645的工作原理、特点及其在接收系统中的实际应用电路.     

基于冗余子级的流水线ADC校准技术

提出了基于冗余子级的流水线ADC后端校准技术,采用精度较高的流水线冗余子级代替参考ADC,对流水线ADC的各个子级校准,替代了对整个ADC的校准,使校准系统无需降频同步,较好地解决了传统校准系统中主信号通路与参考ADC信号通路不同步的问题。对Matlab/Simulink中搭建的精度为16位、采样频率为10 MS/s的流水线ADC进行仿真,结果表明,当输入信号频率为4.760 5 MHz时,经过校准,流水线ADC的有效位和无杂散动态范围分别由9.37位和59.96 dB提高到15.32位和99.55 dB。进一步的FPGA硬件验证结果表明,流水线ADC的有效位和无杂散动态范围分别为12.73位和98.62 dB,初步验证了该校准算法的可行性。     

一种自校准的14-bit 100-MSPs 电流舵型DAC

本论文介绍了一种14-bit, 100MS/s CMOS数模转化器的设计与实现。引入了以模拟电流校准概念为基础模拟后台自校准技术。设计采用了恒定时钟负载开关驱动电路、校准周期随机化电路和输出自归零技术来提高DAC的动态性能。芯片利用中芯国际0.13-μm CMOS工艺实现,有效面积为1.33mm×0.97mm。数字和模拟电路分别在1.2/3.3V供电下工作,总的电流消耗为50mA。测试到的微分非线性和积分非线性分别为3.1LSB和4.3LSB。在100MHz采样频率,1MHz输入信号的工作条件下,测试得到的SFDR为72.8dB。     

一种具有纹波消除技术的10 bit SAR ADC

逐次逼近寄存器模数转换器(SAR ADC)在逐次逼近的过程中,电容的切换会使参考电压上出现参考纹波噪声,该噪声会影响比较器的判定,进而输出错误的比较结果。针对该问题,基于CMOS 0.5μm工艺,设计了一种具有纹波消除技术的10 bit SAR ADC。通过增加纹波至比较器输入端的额外路径,将参考纹波满摆幅输入至比较器中;同时设计了消除数模转换器(DAC)模块,对参考纹波进行采样和输入,通过反转纹波噪声的极性,消除参考纹波对ADC输出的影响。该设计将信噪比(SNR)提高到56.75 dB,将有效位数(ENOB)提升到9.14 bit,将积分非线性(INL)从-1～5 LSB降低到-0.2～0.3 LSB,将微分非线性(DNL)从-3～4 LSB降低到-0.5～0.5 LSB。     

单通道8bit1.4GS/s折叠内插ADC

基于0.18 μm CMOS工艺设计并实现了一种8 bit 1.4 GS/s ADC.芯片采用多级级联折叠内插结构降低集成度,片内实现了电阻失调平均和数字辅助失调校准.测试结果表明,ADC在1.4GHz采样率下,有效位达6.4bit,功耗小于480 mW.文章所提的综合校准方法能够有效提高ADC的静态和动态性能,显示出...