2-1-1级联连续时间型ΣΔ调制器系统设计

高阶连续时间型ΣΔ调制器提供了一种有效的获得高分辨率、低功耗模数转换器的方法.提出了一种新型的2-1-1级联的连续时间型ΣΔ调制器结构.采用冲激不变法将离散时间型ΣΔ调制器变换为连续时间型ΣΔ调制器,利用Simulink对该调制器进行系统级建模和仿真,峰值信噪比达到105dB.分析了电路的非理想因素对调制器行为的影响,以获得90dB信噪比为目标确定了电路子模块指标.仿真结果表明,该结构能有效降低系统功耗,并验证了电路的可行性.     

过采样Delta—Sigma调制器原理及实现

随着超大规模集成电路(VLSI)技术的发展，基于过采样Delta—Sigma转换技术的ADC得到了飞速发展。本文重点对过采样Delta—Sigma ADC技术中的Delta—Sigma调制器进行了研究，分析了一阶过采样Delta—Sigma调制器的原理和量化噪声，并推广到高阶。根据理论分析，设计了二阶过采样Delta—Sigma调制器电路，给出了与理论分析相同的仿真结果。     

用于电池电量测量的 Delta-Sigma调制器设计

为使模拟－数字信号转换芯片能直接用于各种电池电量测量的系统中而无需另加电压转换芯片,在应用于Delta－Sigma结构的ADC（模数转换器）的调制器设计中,使用0．35μm CMOS的集成电路工艺,采用二阶单环的电路结构,在5V供电的工作电压下可达到的电压测量范围为1．4V至4．2V ,测量精度为12位．因而采用此Del-ta－Sigma调制器的ADC可直接用于多种电池种类的电量测量,且具有制作成本低廉的特点．     

基于累加器结构的Delta-Sigma调制器的噪声分析

采用Delta-Sigma结构的调制器可降低锁相环路中小数分频时所产生的量化噪声对系统的影响。通过分析Delta-Sigma工作原理推导其噪声传输函数,得出增加Delta—Sigma调制器的阶数或增加过采用率均能减小量化噪声功率。累加器结构的3阶内插型Delta—Sigma调制器结构简单,可有效降低芯片面积,且内插型结构适合以尽量降低环路噪声为目标的设计。     

适用于高阶Sigma Delta调制器的全差分运算放大器的设计

比较了套筒式共源共栅、折叠式共源共栅和两级AB类输出的三种运算放大器结构,提出了一种可用于前馈型高阶Sigma Delta调制器的全差分跨导运算放大器.采用SIMC 0.18 μmCMOS工艺,完成了含共模反馈电路的两级AB类输出的跨导运算放大器的设计.利用Cadence/Spectre仿真器进行仿真,结果表明放大器的直流增益为62.19dB,单位增益带宽为205.56 MHz,相位裕度为70.81°,功耗仅为0.42 mW,适合于低压低功耗Sigma Delta调制器的应用.     

Sigma Delta调制器高效行为级建模

提出一种宏模型和Verilog-A模型相结合的方法对两阶、1位量化的Sigma Delta调制器进行建模.对调制器中的关键模块采用宏模型建模,对功能性模块采用Verilog-A描述.在Cadence环境下,基于华虹NEC 0.25μmCMOS工艺对模块进行设计和仿真,并与实际电路模块仿真结果和仿真时间进行对比,给出两种情况下调制器总体电路的SNR仿真结果.结果显示:这种建模方法既达到了较高的精度,又取得了较快的仿真速度.     

低功耗Sigma Delta调制器的建模与设计

针对Sigma Delta ADC在实现高精度的同时如何降低系统功耗这一问题,通过进行建模分析,得出满足精度需求的最低性能指标。并对二阶Sigma Delta调制器的非理想因素进行数学建模分析,在满足ADC精度的同时对ADC组成模块的最低性能指标进行分配,利用SDtoolbox进行仿真验证。基于CSMC 0.5 μmCMOS工艺,在5 V电源电压下,对调制器进行了电路级设计。结果显示在模块最低性能时,调制器输出信号的带内信噪比为835 dB,总功耗为18 mW。     

高精度离散型Sigma delta调制器设计

阐述一种采用SAR ADC作为多位量化器的三阶离散时间（DT）Sigma delta ADC调制器,在该调制器中,量化器由4位SAR ADC构成,相比于传统Flash ADC类型的量化器,减少了比较器的个数的同时,降低了调制器整体功耗。调制器结构选择单环CIFF结构兼顾了电路的精度和稳定性,电路总体采用分级结构实现,在第一级积分器中加入斩波稳定技术,消除低频噪声的干扰。提出的离散型Sigma delta ADC调制器采用TSMC 0.18μm CMOS工艺设计,在20kHz带宽实现了104.9dB的峰值信噪谐波失真比（SNDR）,功耗为5.98mW,有效位数(ENOB)为17.13位。     

一种高速连续时问Sigma—DeltaADC设计

在TSMC0．18／zmCMOS工艺下设计了一款宽带宽、低功耗的连续时间Sigma—DeltaADC调制器。该调制器可以应用于无线通信、视频、医疗和工业成像等领域,它采用三阶RC积分环路滤波结构,提高了可达到的精度。针对环路延时降低系统稳定性的问题,在环路中引入半个采样周期的延时,以此提高调制器的精度;同时采用非回零的DAC结构来减小系统对时钟抖动的敏感度。通过结构的选取和非回零的DAC结构的使用,调制器对时钟抖动有很强的忍受能力。该Sigma—DeltaADC的带宽可以达到5MHz,信噪比可达63．6dB（10位）,整个调制器在1．8V的电压下,功耗仅为32mw。     

ADI公司推出连续时间∑-△模数转换器系列产品

Analog Devices．Inc推出低噪声的宽带宽连续时间∑-△（CTSD）模数转换器（ADC）系列产品——AD926x。16bit AD9261与AD9262 CTSD转换器及AD9267 CTSD调制器可提供低噪声、高动态范围,以及高达10MHz的带宽。     

ADI迎战CTSDADC市场 推出全新AD926x系列产品

ADI公司新推出低噪声的宽带宽连续时间∑-△（CTSD）模数转换器（ADC）系列产品——AD926x,16bit AD9261与AD9262 CTSD转换器及AD9267 CTSD调制器可提供低噪声、高动态范围,以及高达10MHz的带宽。     

2.2MHz,8.3mW多位量化连续时间Sigma-Delta调制器设计

本设计完成了一款2.2MHz、8.3mW连续时间Sigma-delta调制器,可应用于无线通信领域.与传统的离散结构相比,连续结构在实现兆赫兹以上带宽的同时,显著降低了功耗,并且在低电源电压下也有很好的发展潜力.此Sigma-delta调制器采用前馈单环三阶四位量化结构,考虑了非零环路延时效应,设计了补偿网络.在标准0.18μm CMOS工艺下,完成了调制器电路的设计.经过Cadence Spectre仿真验证,调制器的信号带宽为2.2MHz,动态范围为69dB,在1.8V电源电压下,电路总功耗仅为8.3mW.     

22?Bit三阶Cascaded结构Sigma?Delta 调制器设计

设计一款可用于称重传感器ADC的高精度2?1级联结构Sigma?Delta调制器。在考虑非理想因素的前提下,采用Matlab/Simulink数学建模和仿真表明,在信号带宽为20 Hz,过采样率为1024的情况下,该调制器的信噪比为170.7 dB。采用Charter 0.35μm工艺对该调制器进行电路级设计并用Spectre仿真,电路信噪比为144.8 dB,该结果高于22位要求的135 dB。     

A Novel Method to Compensate the Sigma-Delta Shaped Noise for Wide Band Fractional-N Frequency Synthesizers

提出了一种部分补偿Sigma Delta调制器整形噪声的新方案.通过在鉴频鉴相器中的延迟时段向无源滤波器中注入补偿电流,最大可实现16dB的噪声补偿.与其他补偿方案相比,文中提出的方案相对简单和易于实现.特别设计了可变延迟的鉴频鉴相器和补偿电流源,并给出了行为级和电路级的仿真结果.     

一种补偿宽频带小数N频率合成器中Sigma-Delta整形噪声的新方法

提出了一种部分补偿Sigma Delta调制器整形噪声的新方案.通过在鉴频鉴相器中的延迟时段向无源滤波器中注入补偿电流,最大可实现16dB的噪声补偿.与其他补偿方案相比,文中提出的方案相对简单和易于实现.特别设计了可变延迟的鉴频鉴相器和补偿电流源,并给出了行为级和电路级的仿真结果.     

一种高精确度低功耗Delta–Sigma调制器

提出了一种应用于工业过程控制、便携式测量仪器等领域的高精确度低功耗Delta–Sigma调制器。该调制器采用积分器级联反馈(CIFB)二阶单环一位结构实现,并利用斩波稳零技术,有效地减小了调制器的1/f噪声和直流失调。调制器采用旺宏0.35μm CMOS工艺实现。仿真结果表明,在30 Hz的信号带宽内,调制器的信噪失真比(SNDR)可以达到105 dB,在3.3 V的工作电压下,功耗仅1.3 mW,满足对低频微弱信号的检测要求。     

连续时间型ΣΔ调制器的系统级设计和建模方法

采用冲激不变法把z域环路滤波器变换到s域,并对连续时间型ΣΔ调制器设计中的非理想因素进行系统级建模和仿真。基于低功耗设计考虑,调制器采用有源-无源混合型环路滤波器,并通过离散时间微分技术移除信号求和模块。设计实例实现了一个五阶3-bit连续时间型ΣΔ调制器,采用SMIC0.18μm1P6M标准CMOS工艺验证。芯片工作在1.8V电源电压和128MHz时钟频率,在1MHz的信号带宽内,调制器的动态范围为84dB,峰值SNR和SNDR分别为80dB和78dB,功耗为9mW。测试结果验证了设计技术和建模方法。     

高性能连续时间Sigma-Delta调制器系统级设计

介绍了高性能连续时间Sigma-Delta调制器的系统设计和行为级建模的方法,并通过在噪声整形滤波器中加入一对零点改善了调制器带内信噪比.仿真结果显示,该调制器适用于转换精度14位,转换速率7.8Msps的多bit连续时间Sigma-Delta A/D转换器.     

实用双声道多位Sigma—Delta调制器的设计

文章对一种四阶Sigma—Delta调制器的原理、系统性能和稳定性进行分析，并给出设计结果。设计中设计合理参数以移位和设计查找表来替代乘法操作，并采用时分复用技术进行对双声道信号处理的设计，有效地简化电路，节约芯片面积。     

一种采用电容数字自校准技术的连续/离散混合结构Sigma Delta模数转换器设计

虽然目前大多数音频ΣΔADC多采用离散时间结构,但是对于需要同时满足高精度、低功耗的新型技术应用,连续时间ΣΔADC的优点越发显得格外明显。连续时间ΣΔADC允许放宽对高增益带宽运算放大器的要求,从而降低了功耗;内置抗混叠滤波器,衰减了带外噪声。本文根据连续时间和离散时间的各自优缺点,提出了一种采用数字电容自校准技术的连续/离散混合结构的四阶、单环、4比特量化ΣΔADC,电容数字自校准电路用来补偿连续时间积分器的RC常数。测试结果表明混合结构ΣΔADC的峰值信噪比达到102dB,芯片总体功耗为30mW。