一种用于GFSK信号解调的自校准时间数字转换器

设计了一种用于解调GFSK信号的时间数字转换器(Time Digital Converter,TDC),该时间数字转换器主要由延时链、D触发器、延时校准电路等组成.TDC对中频信号进行采样,将信息从频率信号转换到二进制码.延时校准电路保证延时单元的延时准确.TDC采用TSMC 0.18μm CMOS工艺实现,版图面积为0.08mm2.仿真结果表明,TDC的最大微分非线性为0.07LSB,最大积分非线性为-0.17LSB,功耗0.9mW,最大抗频率失调范围为±350kHz.     

边积分边读出低噪声红外焦平面读出电路研究

设计了一款低噪声InGaAs焦平面读出电路.提出一种新型相关双采样电路结构,可在边积分边读出模式下有效抑制积分电容(0.15 pF)的KTC噪声.电路经0.5 μn5 V Nwell CMOS工艺流片,测试结果符合设计目标,在高帧频边积分边读出模式下工作状态良好,电路噪声约1.7×10-4V,动态范围大于80 dB.     

32通道高精度时间数字转换电路设计

介绍了一种在FPGA中基于Wave Union技术而实现的32通道高精度时间数字转换器(time-to-digital convertor,TDC)电路.利用加法器进位链的进位延迟,输入击中前沿产生wave union送到进位链-寄存器阵列结构中做多次测量,有效地细分了进位链中的超宽码(ultra-wide bins),提高了时间间隔测量精度.经过初步的时序仿真和硬件测试,验证结果表明该TDC电路基本满足设计要求.     

小像元10μm中心距红外焦平面读出电路设计

研制出一款小像元10μm中心距红外焦平面探测器CMOS（complementary metal oxide semiconductor）读出电路ROIC（read out integrated circuit）。读出电路设计包括积分后读出（integration then reading,ITR）和积分同时读出（integration while reading,IWR）模式,ITR模式下有2档增益,电荷满阱容量分别为4.3 Me-和1.6 Me-,其他功能包括抗晕、串口功能控制以及全芯片电注入测试功能。读出电路采用0.18μm工艺,电源电压3.3 V,测试结果表现出良好的性能:在77 K条件下,全帧频100 Hz,读出电路噪声小于0.2 mV。本文介绍了该款读出电路设计的基本架构,分析了在小的积分电容下电路抗干扰能力的设计。在测试过程中,发现了盲元拖尾现象,分析了拖尾现象产生的原因,为解决拖尾现象设计了抗晕管栅压产生电路,最后给出了整个电路的测试结果。     

一种0.6 V低压两级时间数字转换器

研究了用于超低功耗全数字锁相环(ADPLL)的时间数字转换器(TDC)在近阈值电源电压下的工作原理,提出了一种近阈值电压时间转换器。采用两级量化的TDC,通过时间放大器对量化余量进行放大,实现二次量化。针对TDC低压下的功耗、速度问题,实现了一种增益可扩展的时间放大器,提高了时间分辨率。基于130 nm CMOS工艺的仿真结果表明,两级量化时间数字转换器的分辨率为2.5 ps,动态范围为640 ps,微分非线性(DNL)最大值为0.9 LSB,积分非线性(INL)最大值为2.3 LSB。4倍时间放大器的增益误差为8.2%。     

非线性优化的时间数字转换器设计北大核心

在由FPGA超前进位单元级联构成的抽头延时链中，非线性通常较差，是TDC测量系统需要解决的重要问题之一。为了解决该问题，文章在已有的抽头采样序列(“SCSC”)基础上，提出了“混合”抽头采样序列的方法，显著改善了延时单元的非均匀性。所搭建的TDC包含了抽头延时链、采样逻辑电路、编码逻辑电路、码密度校准等模块，并在Xilinx Kintex-7系列芯片上进行验证。测试结果表明，提出的方法相较于“SCSC”序列下的微分非线性降低了32.0%,积分非线性降低了22.8%。通过进一步校准，所实现的TDC分辨率(LSB)为13.51 ps,测量精度为19.17 ps,微分非线性为[-0.45, 0.96] LSB,积分非线性在[-3.27, 1.33] LSB之间。     

基于FPGA的高精度多通道时间数字转换器设计

采用Xilinx Virtex-5 FPGA芯片,实现了一种高精度、多通道时间数字转换器的设计。每个通道配有一条抽头延迟线,每条延迟线由64个快速超前进位链(CARRY4)组成。布线后,延迟线成链状结构紧密排列,有效消除了布线路径带来的误差,降低了积分非线性和微分非线性误差。仿真结果表明,设计的时间数字转换器的最低有效位约为26.35 ps,有效精度约为14 ps,INL小于4.3 LSB,DNL在-0.8 LSB~2.4 LSB范围内。     

高性能TDI扫描式红外传感器读出电路研究

扫描式红外成像传感器在遥测遥感、卫星成像等远距离成像领域具有广泛的应用。为了缓解信噪比相对较低而影响图像质量的问题,提出了一种时间延时积分(TDI)型读出电路。该读出电路由电容跨阻放大器(CTIA)像素电路阵列、并行TDI电路、多路开关选择电路和输出缓冲器等组成。为实现对宽动态范围光电流的处理,CTIA电路设计有多档可选增益,且非线性度小于0.3%。该读出电路采用0.35 μm CMOS工艺设计与制造,芯片面积约为1.3 mm×20 mm,采用5 V电源时功耗小于60 mW。为了评估1024×3 TDI读出电路的功能,采用了对TDI输入端注入不同电压激励的方式进行测试,测试结果验证了所提出的设计方案。     

微光CMOS图像传感器读出电路研究

高性能的信号读出电路是微光CMOS图像传感器的重要组成部分,如何降低读出电路噪声,提高读出电路输出信号的信噪比成为读出电路设计的重点。本文设计了一种高增益低噪声的电容反馈跨阻放大器CTIA（Capacitive Trans impedanceAmplifier）与相关双采样电路CDS （Correlated Double Sampling）相结合的微光探测器读出电路。在CTIA电路中,采用T网络电容实现fF级的积分电容,并通过增益开关控制,来达到对微弱光信号的高增益低噪声读出。采用CSMC公司的0.5μm标准CMOS工艺库对电路进行流片,测试结果表明：在光电流信号为20~300 pA范围内,积分时间为20μs,该电路功能良好,信噪比（SNR）达到10,能应用于微光CMOS图像传感器。     

用于生物医学成像的多通道高精度TDC芯片设计

针对生物医学成像设备的高分辨率、高采样率、低功耗、抗噪声等要求,设计了一种64通道,高精度,具有自校准功能的时间数字转换(TDC)电路.双Gray码计数器实现10bit"粗"计数,基于延迟锁相环(DLL)阵列的多采样技术实现8bit"细"时间的精确测量.64个通道共用一个深度为32字的异步先进先出(FIFO)单元存储时间信息.采用SMIC 0.18μm CMOS低压工艺实现电路.时间精度范围是71～143ps,动态范围是10～20μs,微分非线性误差DNL=0.8LSB,积分非线性误差INL=0.3LSB.该电路适用于生物医学成像,尤其是小动物PET成像系统.     

一种弱光成像用AlGaN APD阵列的读出电路设计

设计了64×64 AlGaN雪崩光电二极管(APD)阵列的读出电路,该读出电路采用了具有稳定探测器偏压能力的电容跨阻抗放大器(CTIA)结构。利用APD的等效电路模型,推导了电荷-电压转换因子(CVF)与积分电容、放大器增益的关系。为增加最大探测光电流、降低响应的非均匀性,利用上述关系得到积分电容为70fF,放大器增益为300。读出电路的地址选择采用移位寄存器来实现,并采用电压缓冲器实现信号的输出。     

一种通用的时间数字转换器码密度校准信号产生方法及其实现

该文提出一种通用的时间数字转换器(TDC)码密度校准信号产生方法,该方法基于相干采样理论,通过合理设置TDC主时钟和校准信号之间的频率差,结合输出信号保持电路,产生校准用的随机信号,在码密度校准过程中,随机信号均匀分布在TDC的延时路径上,实现对TDC的bin-by-bin校准。基于Xilinx公司的28 nm工艺的Kintex-7 现场可编程门阵列(FPGA)内部的进位链实现一种plain TDC,利用该方法校准plain TDC的码宽(抽头延迟时间),研究校准了2抽头方式下的TDC的性能参数,时间分辨率(对应TDC的最低有效位,Least Significant Bit, LSB)为24.9 ps,微分非线性为(–0.84～3.1)LSB,积分非线性为(–5.0～2.2)LSB。文中所述的校准方法采用时钟逻辑资源实现,多次测试考核结果表明,单个延时单元的标准差优于0.5 ps。该校准方法采用时钟逻辑资源代替组合逻辑资源,重复性、稳定性较好,实现了对plain TDC的高精度自动校准。该方法同样适用于其他类型的TDC的码密度校准。     

具有TDMI功能的640×512双色碲镉汞焦平面读出电路

研制出一种应用于单铟柱结构的长/中波双色叠层碲镉汞640×512焦平面CMOS读出电路(ROIC)。根据单铟柱结构的双色叠层碲镉汞探测器实际应用需求,读出电路设计了单色长波积分/读出、单色中波积分/读出、长/中波双色信号顺序积分/读出、长/中波双色信号分时多路积分(TDMI)/读出等四种工作模式可选功能。输入级单元电路分别采用长/中波信号注入管、复位管、积分电容及累积电容,并分别采用读出开关缓冲输出。为提高读出电路的适应性,各色信号通路分别设计了抗晕管以提高探测器的抗晕能力;读出电路采用快照(Snapshot)积分模式,单色积分时具有先积分后读出(ITR)/边积分边读出(IWR)可选功能;当读出电路工作在单色或双色信号顺序模式时,各色积分时间可调;此外读出电路具有多种规格及任意开窗模式。该读出电路采用0.35?m 2P4M标准CMOS工艺,工作电压3.3 V。读出电路具有全芯片电注入测试功能,测试结果表明,在77 K条件下,读出电路的四种积分/读出模式工作正常,单色信号输出摆幅达2.3 V,功耗典型值为65 m W。     

一种基于FPGA的时钟相移时间数字转换器

提出了一种基于Xilinx Virtex-5 FPGA的时钟相移采样(SCS)时间数字转换器(TDC)。利用Virtex5内部的时钟管理模块(CMT)产生16路固定相移的时钟信号,经过16路D触发器对输入信号同时进行采样量化。与传统的基于抽头延迟链结构相比,所用资源更少,性能更加稳定。仿真结果表明,该TDC的精度高于64 ps,占用数字时钟管理(DCM)与锁相环(PLL)资源小于20%,积分非线性(INL)和微分非线性(DNL)都小于0.3 LSB。     

高动态范围多功能快照式红外读出电路设计

设计并验证了一款高动态范围、多种可选功能的32×32红外读出电路。电路在30μm×30μm像元面积内集成了CTIA积分器、采保电路、缓冲器、反饱和功能等,实现了快照式读出。通过积分电容可选,积分时间可从1μs调至33ms(以30Hz帧频计算)的工作方式,有效地扩大系统动态范围,使其具备高低背景工作能力。基于格雷码原理设计的控制电路,实现了动态窗口读出,图像翻转,1、2、4路输出等可选功能。所设计的读出电路采用华虹NEC0.35μmCMOS工艺成功流片,验证了设计的正确性。测试结果表明,电路采用4路输出时,帧频能达到16kFrames/sec,可应用于红外制导领域。     

基于时间域读出的大动态范围CMOS图像传感器

设计了一款基于时间域读出的大动态范围CMOS图像传感器。传感器基于一种新型的结构,其可在时间域下探测高输入光强,在模拟域下探测低输入光强。该设计在传统电容反馈式跨阻放大器(CTIA)的基础上,新增了时间域测量电路,在不改变原有积分过程的同时可实现连续的大动态范围。基于0.35μm,5V-CMOS工艺进行了256×1线列CMOS图像传感器流片,光电二极管面积为22.5μm×22.5μm,并对器件的光电特性进行了后仿真验证。仿真测试结果表明,基于时间域读出的图像传感器可实现96dB的大动态范围,且时间域和模拟域的两路输出信号可同步输出,功耗为7.98mW。     

一种8位250 MHz采样保持电路的设计

介绍了一种采用0.35μm BiCMOS工艺的双路双差分采样保持电路。该电路分辨率为8位,采样率达到250 MSPS。该电路新颖的特点为利用交替工作方式,降低了电路对速度的要求。经过电路模拟仿真,在250 MSPS,输入信号为Vp-p=1 V,电源电压3.3 V时,信噪比(SNR)为55.8 dB,积分线性误差(INL)和微分线性误差(DNL)均小于8位A/D转换器的±0.2 LSB,电源电流为28 mA。样品测试结果:SNR为47.6 dB,INL、DNL小于8位A/D转换器的±0.8 LSB。     

背照射波长延伸InGaAs面阵焦平面探测器

在MBE外延生长的In0.8Al0.2As/In0.8Ga0.2As材料上,采用台面成型方法制备了背照射32?32元InGaAs探测器,其中心距为30μm,并详细分析了探测器及其焦平面光电性能。结果表明,温度高于220K时吸收层材料热激活能为0.443eV,300K时在所考虑的偏压范围内,暗电流主要由扩散电流、产生复合电流及其欧姆漏电流构成。对组件焦平面特性也进行了研究,并通过读出电路的变积分电容测试结构测试结果提取出积分电容上的寄生电容,在测试温度范围内约为10fF左右。     

用于高速流水线ADC的低抖动多相时钟产生电路

设计了一种用于高速流水线ADC的多相时钟产生电路。通过采用一种高灵敏度差分时钟输入结构和时钟接收电路,降低了输入时钟的抖动。该多相时钟产生电路已成功应用于一种12位250MSPS流水线ADC,电路采用0.18μm 1P5M 1.8 V CMOS工艺实现,面积为2.5 mm2。测试结果表明,该ADC在全速采样条件下对20 MHz输入信号的信噪比(SNR)为69.92 d B,无杂散动态范围(SFDR)为81.17 d B,积分非线性误差(INL)为-0.4~+0.65 LSB,微分非线性误差(DNL)为-0.2~+0.15 LSB,功耗为320 m W。     

一种带有亚稳态消除电路的TDC设计方案

时间间隔测量技术在原子物理、激光测距、定位定时等方面有着重要的应用,因此,高精度的时间数字转换电路(Time-to-Digital Converter,TDC)在科学研究和工程实践中扮演着重要的角色;但是TDC在进行时间间隔测量量化时往往受到亚稳态制约,影响了TDC的分辨率、线性度,甚至会出现错误的输出结果。本文通过加入相位判断逻辑,可以完全消除TDC量化时间间隔时遇到的亚稳态问题。本文提出的TDC设计方案,工作频率512MHz,测量精度250ps,测量范围1μs,功耗400μW。