一种抑制SiC MOSFET桥臂串扰的改进门极驱动设计

由于传统驱动下碳化硅(SiC)MOSFET受高开关速度特性及寄生参数影响,桥臂串扰现象更加严重,而现有抑制串扰驱动电路又往往会增加开关损耗、开关延时和控制复杂程度,因此本文结合驱动阻抗控制与负压关断的串扰抑制方法,提出一种改进门极驱动电路。首先,阐述串扰现象产生原理及其典型抑制方法。其次,在负压关断前提下,基于控制辅助三极管开断,降低串扰产生过程中驱动回路阻抗的思想,提出一种在栅源极增加三极管串联电容新型辅助支路的改进驱动方法,并分析其工作原理,研究改进驱动电路关键参数设计原则。最后,搭建双脉冲测试实验平台,在不同驱动电阻、输入电压、负载电流条件下对改进驱动电路设计的有效性进行验证。结果表明,传统驱动下SiC MOSFET桥臂串扰现象明显。相比典型抑制串扰驱动电路,提出的驱动方法在有效抑制串扰同时,减小了开关损耗与开关延时。     

100kHz低频功放SiC MOSFET串扰分析与驱动设计

针对碳化硅(SiC)金属氧化物半导体场效应晶体管(MOSFET)在100 kHz低频(LF)功放应用中出现的串扰问题,考虑SiC MOSFET寄生参数分阶段研究串扰过程,分析关键参数对串扰电压尖峰的影响,从而提出降低串扰尖峰的若干思路。为抑制串扰现象,采用无源抑制方法进行驱动设计,该驱动设计简单可靠,具有较高工程应用价值。最后,进行驱动对比实验,采用所提驱动设计对串扰的抑制效果显著,正、负向串扰电压尖峰比基本驱动电路分别降低73%和70%。     

一种新型SiC MOSFET驱动电路的设计

与传统硅基器件相比,碳化硅(SiC)器件的开关速度得到大幅改善,提高了变换器的功率密度与效率。然而过大的开关频率引起更为严重的栅极串扰问题,造成器件失效。分析了SiC金属-氧化物-半导体场效应晶体管(MOSFET)的开关过程与串扰产生原理,详述其设计过程,分析了外并电容的抑制串扰驱动电路,最后设计出一种带有信号隔离功能的可抑制栅极串扰的负压驱动电路。实验结果表明,所设计的SiC MOSFET驱动电路的驱动波形高低电平分明,而且有效抑制了栅极串扰问题,大幅减小器件的开关延时时间,降低了开关损耗。     

碳化硅功率器件的串扰问题及抑制方法

为了改善碳化硅功率器件的快速开关瞬态带来的串扰问题，研究碳化硅功率器件的驱动参数对串扰问题的影响，总结抑制串扰的驱动策略，并提出串扰抑制的谐振型驱动方法。首先，明确米勒电容和共源极电感的耦合作用，分析得到半桥结构中碳化硅功率器件的串扰机理；其次，通过LTspice仿真研究碳化硅功率器件驱动器的栅极电阻和栅源电容对串扰的影响；然后，提出抑制串扰的驱动策略和谐振型驱动方法；最后，通过双脉冲测试电路实验观测串扰影响，并对比分析所提方法与有源米勒钳位方法的实验结果。研究结果表明：在开通串扰下，有源米勒钳位方法下的栅源电压负尖峰为-13.2 V,串扰抑制的谐振型驱动方法下的电压负尖峰仅为-7.3 V;在关断串扰下，有源米勒钳位方法下的栅源电压正尖峰为-2.4 V,串扰抑制的谐振型驱动方法下的电压正尖峰仅为-3.81 V。上述结果验证了所提方法的有效性。     

半桥结构中的SiC MOSFET串扰电压建模研究

SiC MOSFET凭借着低开关损耗、高工作频率与高工作温度点等优点,逐渐在高效率、高功率密度与高温的应用场合取代传统的硅功率器件。然而,在高速开关中带来的栅极串扰现象严重制约SiC器件的开关速度。传统的串扰抑制方法重点关注由栅极–漏极寄生电容引入的干扰电压,往往通过减小驱动回路阻抗的方式来降低串扰电压。该文基于SiC MOSFET器件的开关模态,提出考虑共源电感的分段线性化串扰电压模型。该模型基于器件数据手册及双脉冲实验提取的参数,考虑栅极–漏极电容、共源电感、体二极管反向恢复等非理想因素的影响。对比不同电压点、电流点与电阻值下实验与模型的输出结果。该模型表明,串扰电压是由器件栅极–漏极电容、共源电感与驱动回路阻抗共同作用的结果。单一降低驱动回路阻抗的方式对串扰电压的抑制效果有限。基于提出的模型,该文给出串扰电压抑制的指导方法,可直接用于SiC MOSFET驱动电路的设计。     

桥式电路中不同封装SiC MOSFET串扰问题分析及低栅极关断阻抗的驱动电路

由于SiC MOSFET开关速度较快,使得桥式电路中串扰问题更加严重,这样不仅限制了SiC MOSFET开关速度的提升,也会降低电力电子装置的可靠性。针对SiC MOSFET的非开尔文结构封装和开尔文结构封装的串扰问题分别进行分析,栅漏极结电容的充放电电流和共源寄生电感电压均会引起处于关断状态开关管的栅源极电压变化。提出一种用于抑制串扰问题的驱动电路,该驱动电路具有栅极关断阻抗低、结构简单、易于控制的特点。分析该驱动电路的工作原理,提供主要参数的计算方法。最后通过实验测试了两种结构封装SiC MOSFET的串扰问题,并且对提出的驱动电路进行了实验,验证了其正确性以及对串扰问题的抑制效果。     

一种SiC MOSFET串扰抑制的谐振辅助驱动电路

随着SiC MOSFET开关频率的不断增加,逆变器桥臂串扰现象越发严重并易造成桥臂直通短路,这限制了SiC MOSFET开关频率的进一步提高。该文提出一种SiC MOSFET串扰抑制的谐振辅助驱动电路,通过在栅源之间添加电容电感辅助谐振电路,能够在SiC MOSFET关断期间完成负压到零压的变化,同时不需要使用有源器件。当SiC MOSFET开通时,辅助电路让栅极电压从0.7V上升而非负压上升,相较于传统驱动电路,开关速度更快、开关损耗更低;而且同时具备抑制正向串扰和反向串扰的优点。该文分析电路的参数设置,并通过仿真和实验验证了该电路相对于传统驱动电路的优势。     

基于高压SiC MOSFET模块桥式电路串扰抑制

碳化硅(SiC)器件开关速度快,在高压条件下串扰现象明显,串扰尖峰容易引起桥臂直通,损坏器件。此处基于桥式电路,考虑了SiC寄生参数的影响,分析了桥臂串扰现象的原因。提出了一种有源箝位的电路,可以有效抑制桥臂串扰尖峰,并且可以减小驱动电阻,减小开关损耗。此处搭建了桥式电路实验平台,通过实验验证了该方案的有效性。在相同电阻条件下可以减小62%串扰尖峰。     

抑制SiC MOSFET桥臂串扰与栅源电压振荡的推挽式电容辅助电路分析及参数设计方法

碳化硅金属–氧化物半导体场效应晶体管(SiC metal-oxide-semiconductor field-effect transistor, SiC MOSFET)在高速开关中引起的桥臂串扰和栅极电压振荡严重制约了其开关速度。针对已提出的基于推挽式电容辅助电路(push-pull-capacitor auxiliary circuit, PPCAC)的SiC MOSFET驱动工作过程进行了进一步的分析。结合分析，将SiC MOSFET桥臂串扰以及漏源电压振荡引起的栅源电压振荡2个问题归一化，通过推挽电容充放电时刻以及桥臂串扰约束，提出了一种推挽电容参数设计方法。通过该设计方法，可使得PPCAC在抑制SiC MOSFET桥臂串扰与栅源电压振荡的基础上，改善其开通关断速度。实验结果验证了所提出设计的有效性。     

基于SiC MOSFET三电平Buck变换器电压尖峰抑制研究

SiC MOSFET工作频率高,温度稳定性好,应用于三电平Buck变换器中可以减小系统损耗,提高系统效率,但SiC MOSFET的高频特性会使其开关过程中的电压尖峰更为严重。针对该问题,分析了三电平Buck电路SiC MOSFET开关过程及瞬态电压尖峰产生机理;在传统的充放电型RCD吸收电路的基础上加以优化改进,设计了一种低损耗型RCD吸收电路作为电压尖峰抑制方法。首先,对充放电型RCD吸收电路和改进后的低损耗型RCD吸收电路的工作原理及损耗进行对比分析;其次,搭建了三电平Buck变换器实验装置,对吸收电容和电阻进行参数设计;最后,通过实验验证了低损耗型RCD吸收电路的有效性、参数设计的合理性;结合理论分析和实验结果表明,相比于带充放电型RCD吸收电路,带低损耗型RCD吸收电路的三电平Buck变换器具有更低的损耗。     

一种提高SiC MOSFET在高开关速率下栅极电压稳定性的驱动电路

高开关速率且栅极电压稳定的驱动是SiC MOSFET高频工作、进而实现功率变换系统小型化和轻量化的关键技术之一。针对如何在高开关速率下稳定驱动SiC MOSFET,并实现可靠的短路保护,根据栅源电压干扰的传导特点,基于辅助器件的跨导增益构建负反馈控制回路,提出一种SiC MOSFET栅极驱动,进而研究揭示该驱动的短路保护策略。首先,基于跨导增益负反馈构造栅极驱动电路并分析其工作原理;其次,研究该驱动的串扰抑制能力与短路保护特性;最后,通过实验证明基于跨导增益负反馈的栅极驱动电路的可行性,及其在串扰抑制和短路保护中的有效性。     

MOSFET开关过程的研究及米勒平台振荡的抑制

设计功率MOSFET驱动电路时需重点考虑寄生参数对电路的影响。米勒电容作为MOSFET器件的一项重要参数,在驱动电路的设计时需要重点关注。重点观察了MOSFET的开通和关断过程中栅极电压、漏源极电压和漏源极电流的变化过程,并分析了米勒电容、寄生电感等寄生参数对漏源极电压和漏源极电流的影响。分析了栅极电压在米勒平台附近产生振荡的原因,并提出了抑制措施,对功率MOSFET的驱动设计具有一定的指导意义。     

Series connection of IGBT's with active voltage balancing

This paper describes an active gate drive circuit for series-connected insulated gate bipolar transistors (IGBTs) with voltage balancing in high-voltage applications. The gate drive circuit not only amplifies the gate signal, but also actively limits the overvoltage during switching transients, while minimizing the switching transients and losses. In order to achieve the control objective, an analog closed-loop control scheme is adopted. The closed-loop control injects current to an IGBT gate as required to limit the IGBT collector-emitter voltage to a predefined level. The performance of the gate drive circuit is examined experimentally by the series connection of three IGBTs with conventional snubber circuits. The experimental results show the voltage balancing by an active control with wide variations in loads and imbalance conditions     

基于门极阻容补偿网络的IGBT串联均压方法

针对IGBT串联应用中关断过程均压问题,对IGBT的关断过程进行了详细分析,总结出影响IGBT关断过程的核心等效电路和计算公式。在此基础上提出一种基于门极补偿阻容网络的IGBT串联均压方法,推导出增加门极阻容补偿网络后串联IGBT动态电压不均衡度和关断时间影响的计算公式,并提出门极阻容网络参数的选取原则。建立基于Lumped Charge方法的IGBT半物理数值模型,对IGBT门极阻容补偿网络进行仿真验证。给出了实际测试工况下的补偿网络参数,建立IGBT串联均压实验系统,进行多种电压、电流工况下的实验验证。仿真和实验表明:该方法可以有效控制串联IGBT的延迟时间和动态电压上升速率的差异,在母线电压为2 000V和关断峰值电流为1 500A时,采用该控制方法可将串联IGBT的动态尖峰电压不均衡度由14.4%降至6.3%。     

寄生电感对于功率MOSFET开关特性的影响

分散在MOSFET栅极、源极、漏极的寄生电感由于封装以及印制电路板（PCB）走线,改变了MOSFET的开关特性。通过仿真分析对比,指出MOSFET寄生电感存在如下特性：源极电感对栅极驱动形成负反馈,导致开关速度变慢,采用开尔文连接,可以将栅极回路与功率回路解耦,提高驱动速度;在米勒效应发生时刻需要合理地降低栅极电感来降低栅极驱动电流;漏极电感通过米勒电容影响MOSFET的开通速度,在关断时刻导致电压应力增加;在并联的回路当中,非对称的布局将导致MOSFET之间的动态不均流;当MOSFET在开关过程中,环路电感与MOSFET自身的结电容产生振荡时,可以在电路增加吸收电容减小环路电感,改变振荡特性。     

Development of gate drive circuit for next‐generation ultrahigh‐speed switching devices

This paper describes a gate drive circuit which is capable of driving an ultrahigh‐speed switching device and of suppressing high‐frequency noise caused by its high dV/dt ratio of 104 V/μs order. SiC (silicon carbide)‐based power semiconductor devices are very promising as next‐generation ultrahigh‐speed switching devices. However, one of their application problems is how to drive them with less high‐frequency noise without sacrificing their ultrahigh‐speed operation capability. The paper proposes a new gate drive circuit specialized for such devices, which charges and discharges the input capacitance of the device by using an impulse voltage generated by inductors. This ultrahigh‐speed switching operation causes a high‐frequency common‐mode noise current in the gate drive circuit, which penetrates an isolated power‐supply transformer due to the parasitic capacitance between the primary and the secondary windings. In order to overcome this secondary problem, a toroidal multicore transformer is also proposed in the paper in order to reduce the parasitic capacitance drastically. By applying the former technique, the turn‐on time and turn‐off time of the power device were shortened by 50% and by 20%, compared with a conventional push‐pull gate drive circuit, respectively. In addition, the latter technique allows reduction of the peak common‐mode noise current to 25%, compared with the use of a conventional standard utility power‐supply transformer. © 2011 Wiley Periodicals, Inc. Electr Eng Jpn, 176(4): 52–60, 2011; Published online in Wiley Online Library ( wileyonlinelibrary.com ). DOI 10.1002/eej.21124     

IPM智能功率模块电路设计及其在有源滤波器装置中应用

智能功率模块IPM(Intelligent Power Module)功能完善,可靠性高,具有集成度高、体积小的特点。在有源电力滤波器装置中使用IPM可以简化装置的主电路,提高系统整体可靠性。IPM电路设计主要包括驱动电路部分、缓冲吸收电路部分以及保护电路部分。IPM驱动方案由驱动电源和光耦接口电路组成,根据模块的设计要求,给出了一种典型的高可靠性的IPM外部驱动方案。由于关断浪涌电压和续流二极管恢复浪涌电压的存在,IPM上会产生过电压,必须设计相应的缓冲吸收电路,来减少开关损耗,充分利用功率器件的功率极限。通过分析3种常见的缓冲电路,给出了相应的适用范围。IPM保护电路由模块内部的保护电路和外围辅助保护电路组成,外围保护电路的设计基于对IPM故障信号的处理。通过使用IPM构建有源滤波器的逆变电路,分析了其在有源滤波器装置中的应用。     

新型SRM功率变换器主电路研究

提出了一种新型SR电动机功率变换器主电路 ,和传统的不对称半桥电路相比较 ,新型电路所使用的主开关器件个数少 ;实现了主开关器件的零电压关断 ,改善了开关性能 ;续流时 ,绕组承受的反向电压可达正向导通电压的 2 5倍 ,从而使续流时间缩短 ,输出转矩增加 ,效率提高 ;利用LC谐振电路使续流时储存在电容中的能量转移到相邻相 ,提高了调速系统的功率因数。本文用非线性磁参数法 ,以 3相 6 / 4极SR电动机为研究对象 ,分别对传统不对称半桥电路和新型电路驱动时的稳态性能 ,进行了仿真研究。     

Novel current‐source multilevel inverter driven by single gate drive power supply

This paper proposes a novel current‐source multilevel inverter, which is based on a current‐source half‐bridge topology. Multilevel inverters are effective for reducing harmonic distortion in the output voltage and the output current. However, the multilevel inverters require many gate drive power supplies to drive switching devices. The gate drive circuits using a bootstrap circuit and a pulse transformer can reduce the number of the gate drive power supplies, but the pulse width of the output PWM waveform is limited. Furthermore, high‐speed power switching devices are indispensable to create a high‐frequency power converter, but various problems, such as high‐frequency noise, arise due to the high dv/dt rate, especially in high‐side switching devices. The proposed current‐source multilevel inverter is composed of a common emitter topology for all switching devices. Therefore, it is possible to operate it with a single power supply for the gate drive circuit, which allows stabilizing the potential level of all the drive circuits. In this paper, the effectiveness of the proposed circuit is verified through experimental results. © 2008 Wiley Periodicals, Inc. Electr Eng Jpn, 166(2): 88–95, 2009; Published online in Wiley InterScience ( www.interscience.wiley.com ). DOI 10.1002/eej.20475