一种实用的高压BiCMOS关键工艺技术研究

提出了一种实用的高压BiCMOS工艺.该工艺集成了高性能耗尽型NJFET、NPN、VPNP、高压NMOS、高压PMOS、NMOS、PMOS、齐纳二极管,以及铬硅电阻、磷注入电阻等有源和无源器件.NJFET的夹断电压为-1.5 V,击穿电压为17 V;高压MOS管的击穿电压为37 V;齐纳二极管在25 μA时其反向击穿电压为5.5 V.使用该工艺,研制了一款低压差线性稳压器(LDO),基准源静态电流小于1.5 μA.该工艺还可广泛应用于高压A/D、D/A转换器的研制.     

高压SiC JFET研究进展

利用自主生长的SiC外延材料,采用干法刻蚀μm级密集深槽工艺技术和高能、高剂量离子注入结合高温激活退火方法,进行SiC电力电子JFET器件的开发,研制出常开型、常关型SiC JFET器件,反向阻断电压都达到1 700V,正向电流达3.5A。常开型JFET的夹断电压在-1.7V,最大跨导Gm为0.52S,比导通电阻最小到4.6mΩ.cm2;常关型JFET的夹断电压在0.9V,最大跨导Gm为1.07S,比导通电阻最小到4.2mΩ.cm2。常开型与常关型器件的栅流开启时栅电压差距小,常开型VG=3.5V时,栅流开始出现,常关型VG=3.3V时,栅流开始出现。     

抗辐射高压SOI NMOS器件的背栅效应研究

通过对高压SOI NMOS器件进行总剂量辐照试验发现,辐照后器件埋氧化层中引入了大量的氧化层陷阱电荷,使得器件背栅发生反型,在较高漏极工作电压下,漏极耗尽区与反型界面相连,使得源漏发生穿通,导致器件漏电。通过原理分析提出了增加顶层硅膜厚度的优化措施,证明在顶层硅膜较薄的情况下,SOI NMOS器件容易发生总剂量辐照后背栅漏电,厚顶层硅器件特性受背栅辐照效应的影响则显著降低直至消失。     

薄膜全耗尽SOI CMOS器件和电路

对全耗尽SOI(FD SOI)CMOS器件和电路进行了研究,硅膜厚度为70nm.器件采用双多晶硅栅结构,即NMOS器件采用P+多晶硅栅,PMOS器件采用N+多晶硅栅,在轻沟道掺杂条件下,得到器件的阈值电压接近0.7V.为了减小源漏电阻以及防止在沟道边缘出现空洞(Voids),采用了注Ge硅化物工艺,源漏方块电阻约为5.2Ω/□.经过工艺流片,获得了性能良好的器件和电路.其中当工作电压为5V时,0.8μm 101级环振单级延迟为45ps.     

具有栅源间本征GaN调制层的AlGaN/GaN HEMT

为解决常规AlGaN/GaN高电子迁移率晶体管(HEMT)因源极电子注入栅极右侧高场区造成的雪崩击穿,并提高器件的击穿电压,提出了一种具有栅源间本征GaN (i-GaN)调制层的新型AlGaN/GaN HEMT结构.新结构器件在反向耐压时将调制层下方部分区域的二维电子气(2DEG)完全耗尽,扩展了沟道的夹断区,有效阻止了源极电子向栅极右侧高场区的注入.仿真结果表明,通过设置适当的调制层长度和厚度,器件的击穿电压可从常规结构的862 V提升至新结构的1086 V,增幅达26％.同时,GaN调制层会微幅增大器件的比导通电阻,对阈值电压也具有一定的提升作用.     

薄膜全耗尽SOICMOS器件和电路

对全耗尽 SOI(FD SOI) CMOS器件和电路进行了研究 ,硅膜厚度为 70 nm.器件采用双多晶硅栅结构 ,即NMOS器件采用 P+多晶硅栅 ,PMOS器件采用 N+多晶硅栅 ,在轻沟道掺杂条件下 ,得到器件的阈值电压接近0 .7V.为了减小源漏电阻以及防止在沟道边缘出现空洞 (V oids) ,采用了注 Ge硅化物工艺 ,源漏方块电阻约为5 .2Ω /□ .经过工艺流片 ,获得了性能良好的器件和电路 .其中当工作电压为 5 V时 ,0 .8μm 10 1级环振单级延迟为 45 ps     

GaAs自对准高温栅全离子注入运放差分输入电路研究

本文主要从事GaAs自对准高温栅全离子注入技术(SAG)的研究,并以此工艺为基础,制作了WSi_xN_y/GaAs SBD,栅长分别是0.8μm和0.5μm的MESFET和GaAs.高速运算放大器差分输入电路.其中制造的耗尽型MESFET,栅长0.8μm,栅宽25μm,夹断电压V_P=-2.5V,跨导gm达170mS/mm栅宽,饱和压降V_(dss)仅0.7V,漏源击穿电压BV_(dx)达6V.制造的GaAs运放差分输入电路,最大直流增益30dB,在1GHz下仍有29dB的增益,平均直流增益22dB,输入失偏较小,电源8～12V可调,其性能达国外1985年实验室研制水平.在电路设计中,采用SPICE3a7程序,成功地进行了GaAs差分输入电路模拟和设计.     

1700 V精细沟槽栅IGBT器件设计

为了改善绝缘栅双极型晶体管(IGBT)器件关断损耗和导通压降之间的折中关系,同时降低器件制造成本,基于1 700 V电压平台设计了一种采用精细沟槽栅结构的IGBT。采用TCAD软件进行仿真,研究衬底电阻率、衬底厚度、沟槽栅深度、沟槽栅宽度、载流子存储层注入剂量、沟槽栅元胞结构等因素对精细沟槽栅IGBT器件性能参数的影响,确定了最优工艺参数,并对1 700 V精细沟槽栅IGBT芯片进行流片和封装。测试结果显示,相比普通沟槽栅IGBT模块,1 700 V精细沟槽栅IGBT模块在芯片面积减小34.2%的情况下,关断损耗降低了8.6%,导通压降仅升高5.5%,器件性价比得到了优化。     

一种新的高成品率InP基T型纳米栅制作方法

提出了一种新的PMMA/PMGI/PMMA三层胶复合结构,通过一次对准和电子束曝光、多次显影在InP PHEMT材料上制作出高成品率的T型纳米栅.在曝光显影条件变化20%的情况下,InP HEMT成品率达到80%以上;跨导变化范围在590～610mS/mm,夹断电压为-1.0～-1.2V,器件的栅长分布均匀.这种新的结构工艺步骤少,工艺宽容度大,重复性好,大大提高了纳米栅器件的成品率.     

对Fukui法测量MESFET栅极串联电阻的改进

本文描述了改进的Fukui法.利用改进的Fukui法可以精确地测量GaAsMESFET的栅极串联电阻.实测结果表明,漏-源电阻的测量受栅势垒内建电势影响较小而受夹断电压影响较大,从漏-源电阻与X(X为栅势垒内建电势、夹断电压和栅-源电压的函数)关系曲线的弯曲方向可以定性地判断夹断电压的误差方向