3.1～10.6 GHz低功耗超宽带低噪声放大器

采用TSMC 0.18 μm CMOS工艺库,设计并验证了一种应用于3.1～10.6 GHz频段的超宽带低噪声放大器。该放大器分为两级:采用跨导增强技术的共栅结构作为输入级,实现了输入阻抗匹配,提高了增益并降低了噪声;第二级是放大输出级,由两个共源放大管和源跟随器缓冲管构成,并采用两级电流复用配置将它们连接在一起,不但对信号进行了二次放大,降低了功耗,而且实现了输出匹配。仿真结果表明,在3.1～10.6 GHz频带范围内,放大器增益为14.8 dB,增益平坦度为SymbolqB@0.6 dB,噪声系数介于2.9～4.5 dB,输入和输出的回波损耗均优于-11 dB,1 dB压缩点为-20.8 dBm,在1.8 V电压下,静态功耗仅为8.99 mW。     

应用于2.4GHz无线传感网的低功耗共栅低噪声放大器设计

本文给出一种基于TSMC 0. 18μm RF CMOS工艺、应用于无线传感器网络2.4GHz的低功耗低噪声放大器设计。本设计采用两级级联的交叉耦合共栅结构,第一级共栅级采用电容交叉耦合技术以降低电路功耗的同时提高电路增益、降低电路噪声。第二级共栅级采用正反馈交叉耦合技术以提供一个负阻抵消负载电感的寄生电阻,提高电感等效Q值,进一步提高增益。为了达到足够的增益,作者设计了一款片上差分电感作为负载,对其进行了电磁场仿真,建立了双π模型并进行了流片验证。该低噪声放大器经过流片,测试结果显示：高增益工作情况下,其增益S21为16.8dB,低增益工作情况下为1dB。高增益工作情况下,其噪声系数为3.6dB;低增益工作情况下,电路的输入1dB压缩点为-8dBm,IIP3为2dBm。该低噪声放大器在1.8V电源电压下,工作电流约为1.2mA。     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器. 该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术. 正交混频器基于吉尔伯特单元. 电路采用TSMC 0.18μm RF CMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入1dB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB, 在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

用于便携式GPS接收机中的5.4mW低噪声高增益CMOS射频前端电路设计

设计了应用于便携式GPS接收机射频前端中的CMOS低噪声放大器和正交混频器.该电路中的低噪声放大器采用带源端电感负反馈的输入级,并引入功耗约束下的噪声和输入同时匹配技术.正交混频器基于吉尔伯特单元.电路采用TSMC 0.18μm RFCMOS工艺实现,总的电压转换增益为35dB,级联噪声系数为2.4dB,输入ldB压缩点为-22dBm,输入匹配良好,输入回损为-22.3dB,在1.8V电压供电下,整个全差分电路功耗为5.4mW.     

应用于SC-UWB收发机的CMOS射频接收前端电路设计

设计了应用于单载波超宽带（SC-UWB）无线收发机中的CMOS射频接收前端电路. 该前端电路采用直接变频结构,包含一个差分低噪声放大器（LNA）、一个正交混频器和两个中频放大器。其中,LNA采用源级电感负反馈结构.首先给出了该类型LNA中输入匹配带宽关于栅源电容、工作频率及匹配目标值的表达式 然后考虑到栅极片上电感、键合电感及其精度,提出了在增益和功耗约束下的噪声因子优化策略。该LNA利用两级放大级的不同谐振点实现了7.1~8.1GHz频段上的平坦增益,并具有两种增益模式来改善接收机动态范围. 正交混频器采用折叠式双平衡吉尔伯特结构. 该射频前端电路采用TSMC0.18um RF CMOS工艺设计,芯片面积为1.43 mm2. 在高、低增益模式下,测得的最大转换增益分别为42dB和22dB,输入1dB压缩点为-40dBm和-20dBm,S11低于-18dB和-14.5dB,中频3dB带宽大于500MHz. 高增益模式下双边带噪声因子为4.7dB. 整个电路在1.8V供电电压下功耗为65mW。     

一种带失真抵消的高增益低噪声放大器

提出了一种用于GPS/BD双频接收机的带失真抵消的低噪声放大器。采用部分源级电感简并结构,相较于传统全部源级简并结构,以极低代价提高了增益。通过噪声特性的理论分析,优化了噪声系数,给出了相应的参数公式。通过增加失真抵消结构,提高了电路的线性度。采用TSMC 0.18 μm CMOS工艺进行设计。仿真结果表明,该放大器的增益达18 dB,噪声系数为1.7 dB,输入3阶交调截点为-1.4 dBm。在电源电压为1.8 V时,消耗电流为4.7 mA。相比传统结构,该放大器的增益提高了2 dB,线性度提高了6 dBm,功耗提高了15%。     

基于低噪声和高线性度的差分CMOS LNA的设计

基于TSMC 0.18μm CMOS工艺,设计了一种低噪声、高线性度的差分CMOS低噪声放大器。与传统的共源共栅结构相比,该电路在共源晶体管的栅源极并入一个电容以降低共源极的噪声;并在共栅极上引入一对交叉耦合电容和电感,以消除共栅极的噪声并提高电路的线性度。仿真结果表明,在2.4GHz的工作频率下,该电路的噪声系数仅有1.29 dB,该电路能够提供17dB的正向增益,良好的输入输出匹配,该放大器的输入三阶交调点为0.76dBm,功耗小于10mW。     

一种电流舵结构大范围连续可变增益LNA

设计了一款应用于4G(TD-LTE)的可变增益低噪声放大器(VGLNA)。输入级采用共栅极跨导增强结构,实现了电路的输入阻抗匹配,并且加入共栅极噪声抵消电路,降低了电路的噪声系数;第2级采用改进型电流舵结构,实现了电路的增益大范围连续可变;输出级采用源跟随器,实现了良好的输出阻抗匹配。基于TSMC 0.18 μm CMOS工艺,利用安捷伦射频集成电路设计工具ADS2009进行仿真验证。结果表明:在1.88~2.65 GHz频段内,该LNA在2.7~39.3 dB增益范围内连续可变,且输入端口反射系数S₁₁小于－10 dB,输出端口反射系数S₂₂小于－20 dB,最小噪声系数NF为2.6 dB,最大3阶交调点IIP3达到2.7 dBm。     

一种3.1~10.6GHz超宽带低噪声放大器设计

设计了一种基于TSMC 0.13μm CMOS工艺,用于3.1～10.6GHz带宽的CMOS低噪声放大器。输入级采用共栅极结构,在宽频带内能较好地完成输入匹配。放大级采用共源共栅结构,为整个电路提供合适的增益。输出则采用源极输出器来进行输出匹配。使用ADS2006软件进行设计、优化和仿真。仿真结果显示,在3.1GHz～10.6GHz带宽内,放大器的电源电压在1.2V时,噪声系数低于2.5dB,增益为20.5dB,整个电路功耗为8mW。     

带有低噪声单端转差分电路的射频增益可控放大器

为了改进传统电路中单端转差分电路的噪声性能,提高传统射频可变增益放大器的覆盖范围和步进精度,该文设计了一种带有低噪声单端转差分电路的射频增益可控放大器。该文利用噪声抵消技术降低了噪声系数,利用电容交叉耦合技术展宽电路带宽,利用输出源级跟随器的增益可调功能实现更高的步进精度。电路采用0.18 mm CMOS工艺,1.8 V供电电源,在170-870 MHz频率信号输入下,可以实现最低3.8 dB的噪声系数,55 dB的动态范围,步进精度0.8 dB,消耗14.76 mW的功耗,面积800 mm×600 mm。测试结果表明在覆盖更宽的频段范围下,该文设计的射频可变增益放大器在消耗相同功率条件下与传统的单端转差分电路相比可以达到更低的噪声系数,同时整个可变增益放大器可以提供更高的步进精度。     

Super low noise C-band PHEMT MMIC low noise amplifier with minimuminput matching network

A two-stage PHEMT MMIC low noise amplifier with a very low noise figure as low as 0.76 dB and gain >16 dB at 5.4 GHz has been implemented using a minimum input matching network. It is believed that the noise figure of 0.76 dB is the best result ever reported to date from MMIC LNAs over this frequency range. This is attributed to the low noise performance of the PHEMT transistor and minimised parasitic resistance of the input matching network     

Compact low noise receiving antenna

The authors report a novel active integrated receiving antenna providing between 12 and 24 dB gain when referred to a passive equivalent at 1.335 GHz. The antenna is of a compact coplanar form, integrating DC and RF requirements to obtain both high gain and low noise     

Ultra-wideband CMOS low noise amplifier

A two-stage ultra-wideband CMOS low noise amplifier (LNA) is proposed. The first stage is optimised for wideband input matching and low noise figure, while the second stage is optimised to extend the -3 dB bandwidth of the overall amplifier. The combination of stages can provide lower noise figure and wider bandwidth simultaneously over that of previously reported feedback-based CMOS amplifiers. The implemented LNA shows a peak gain of 13.5 dB, more than 8.5 dB of input return loss, and a noise figure of 2.5-7.4 dB over a -3 dB bandwidth from 2 to 9 GHz with DC power consumption of 25.2 mW.     

Transistor noise at low temperatures

It is shown that the shot noise theory of transistors holds for low temperatures in alloy junction transistors, provided that the effect of hole-electron pair recombination in the emitter transition region is taken into account. The discrepancy between theory and experiment reported by Lee and Kaminsky can be accounted for by the fact that this process was ignored.     

Design of low power CMOS ultra wide band low noise amplifier using noise canceling technique

This paper presents a design of a low power CMOS ultra-wideband (UWB) low noise amplifier (LNA) using a noise canceling technique with the TSMC 0.18 μm RF CMOS process. The proposed UWB LNA employs a current-reused structure to decrease the total power consumption instead of using a cascade stage. This structure spends the same DC current for operating two transistors simultaneously. The stagger-tuning technique, which was reported to achieve gain flatness in the required frequency, was adopted to have low and high resonance frequency points over the entire bandwidth from 3.1 to 10.6 GHz. The resonance points were set in 3 GHz and 10 GHz to provide enough gain flatness and return loss. In addition, the noise canceling technique was used to cancel the dominant noise source, which is generated by the first transistor. The simulation results show a flat gain (S₂₁>10 dB) with a good input impedance matching less than –10 dB and a minimum noise figure of 2.9 dB over the entire band. The proposed UWB LNA consumed 15.2 mW from a 1.8 V power supply.     

A wideband low power low phase noise dual-modulus prescaler

This paper describes a novel divide-by-32/33 dual-modulus prescaler(DMP).Here,a new combination of DFF has been introduced in the DMP.By means of the cooperation and coordination among three types,DFF, SCL,TPSC,and CMOS static flip-flop,the DMP demonstrates high speed,wideband,and low power consumption with low phase noise.The chip has been fabricated in a 0.18-μm CMOS process of SMIC.The measured results show that the DMP’s operating frequency is from 0.9 to 3.4 GHz with a maximum power consumption of 2.51 mW under a 1.8 V power supply and the phase noise is -134.78 dBc/Hz at 1 MHz offset from the 3.4 GHz carrier.The core area of the die without PAD is 57×30μm~2.Due to its excellent performance,the DMP could be applied to a PLL-based frequency synthesizer for many RF systems,especially for multi-standard radio applications.     

一种宽带低功耗低相位噪声的双模预分频器

本文设计了应用SCL、TPSC和CMOS静态三种类型的触发器配合工作的新型双模预分频器。与传统使用单一种类型触发器的双模预分频器相比,该双模预分频器更容易获得高速、宽带、低功耗和低相位噪声的性能。为了验证此设计的性能,采用了SMIC 0.18um CMOS 工艺流片实现。在电源电压为1.8V的条件下测试,此双模预分频器的工作频率范围从0.9 GHz 到 3.4 GHz ;当输入信号为 3.4 GHz时,其功耗为2.51mW,相位噪声为-134.78 dBc/Hz @ 1 MHz. 其核心面积为 is 57um*30um。鉴于其良好的性能,可以应用于许多射频系统的频率综合器中,特别在多标准无线通信系统中。     

一种低功耗K频段低噪声放大器

基于0.13μm锗硅(SiGe)双极型互补金属氧化物(Bipolar Complementary Metal Oxide Semi-conductor,BiCMOS)工艺,设计制作了一种高增益低功耗K频段低噪声放大器(Low Noise Amplifier,LNA),通过优化晶体管尺寸及利用硅通孔设计高品质因数射极退化电感,降低了LNA噪声.实测结果表明,在1.6 V偏置条件下,该LNA在20 GHz的噪声系数等于1.94 dB,输入1 dB压缩点等于-29.6 dBm;18～21.3 GHz频率范围内,LNA增益大于23.3 dB,S11和S22均小于-10 dB.包含偏置电路功耗在内,芯片功耗仅21 mW,优于其他同等噪声系数的K频段SiGe BiCMOS LNA.该LNA可应用于卫星通信等K频段低功耗接收机系统.     

低频低噪声测量放大器的设计

低频噪声是表征半导体器件质量和可靠性的一个重要敏感参数,为了能够测量电子器件低频噪声,使用分立器件SSM-2220组成偏置电路,由ADA4898-1构成前置放大器,采用噪声匹配变压器法设计一种测量低频低噪声的放大器。实验结果表明:在频率为80 k Hz以下,放大器输入端共模抑制比高出集成运放OP-37 228 d B,其系统的噪声系数低于前置放大器ADA-40752 0.3 d B,满足低频低噪测量放大器的设计要求。