灵敏度矩阵分析的模拟电路故障诊断方法

在分析现有模拟电路多频灵敏度故障诊断方法的基础上,提出一种新的测试频率范围的选择方法,即灵敏度矩阵分析方法.灵敏度矩阵作为故障诊断方程的一个系数矩阵,它的奇异性制约着故障诊断方程解的存在性,而灵敏度矩阵又是测试频率的函数.通过化简故障诊断方程,建立灵敏度矩阵的奇异性与测试频率的关系,从而直接判断故障诊断方程的可解性.仿真实验表明,该方法可以选择一组最佳的测试参数和测试频段,准确地识别电路中的双故障,从而克服现有方法测试频率选择与诊断方程可解性之间的模糊性,增加求解故障诊断方程的可控性和提高故障的诊断率.     

支持多总线互连的车身控制系统设计

汽车车身中有多种类型输入输出量需要处理.多条总线网络需要互连,针对这一现状,提出了一种支持多路CAN总线互连的车身控制系统设计方案.该方案将分布式与集中式控制相结合,并且实现多总线网关功能.通过对系统功能进行分析.选择基于ARM核心的LPC2294为主控芯片,设计并实现了硬件电路和软件系统.     

基于概率转移矩阵的电路可靠性并行计算方法

随着电路集成度的提高,软差错已经成为影响可靠性的关键因素.概率转移矩阵是一种用于估计软差错对电路影响的有效方法,它通过对门级电路建立概率模型来计算电路的可靠性.本文基于概率转移矩阵研究计算电路可靠性的并行方法,提出了一种电路分割算法,在对电路进行划分后,并行地计算各个模块的概率转移矩阵,再合成对应于整个电路的概率转移矩阵.其中,引入了代数决策图压缩矩阵存储空间.初步的实验结果表明,该并行算法可以有效地减少21.46%的平均时间开销.     

基于相关系数-海森矩阵的漏功耗分析

随着超大规模集成电路设计复杂度日益增加,工艺参数变动对电路性能（如速度和功耗）的影响越来越大．文中建立了一个层次化电路时延和漏功耗分析模型;将海森矩阵的概念引人到二次模型中,并建立改进的二次模型;将电路的时延和漏功耗的对数统一用改进的二次模型拟合;将该模型应用于层次化电路时延和漏功耗分析．提出一种新颖的基于相关系数-海森矩阵的面向性能的参数约简方法,减小了计算规模,既考虑了工艺参数之间的依赖关系,又考虑到它们与高层次之间的关系,从而提高了性能预算的精确度．实验结果表明了该方法的有效性和精确性．     

含干摩擦多体系统Lagrange方程的数值算法

利用第一类Lagrange方程建立了固定约束面含干摩擦的多体系统动力学方程,将摩擦力的广义力用矩阵形式描述．利用增广法。将微分-代数方程转换成常微分方程,并用矩阵形式给出,提高了计算效率．最后用算例说明该方法的有效性．     

EPA与PROFIBUS-DP协议转换网关的设计

针对当前各种总线共存、无法实现互连互通的状况．通过对EPA和PRoFIBUS—DP基本特性的分析,提出TEPA与PROFIBUS—DP总线互连的协议转换网关模型,详细介绍了该协议转换网关的硬件结构和软件实现方法,构建了实验测试网络,实际测试表明所研发的EPA与PROFIBUS—DP协议转换网关运行稳定可靠。     

重叠组合法的芯片级三维寄生电容提取及其并行实现

采用双向区域重叠组合法，基于三维层次式块边界元法实现了芯片级的互连电容提取．该方法将芯片切分为大量小规模区域。用全局场求解器计算各子区域电容矩阵，可方便地组合出整个芯片的电容矩阵；同时分析了其计算量和精度，并进行了并行计算实验．对实际版图结构的数值实验验证了有关分析结论，表明该方法高效、可靠、并行性能好．     

运动滑道含摩擦多体系统的建模和数值方法

研究了运动约束面含摩擦多体系统动力学方程的建立和算法问题．首先利用第一类Lagrange方程给出了系统的动力学方程,并以矩阵形式给出了这类系统摩擦力的广义力的一般表达式．为便于摩擦力和铰链约束力的分析与计算,采用笛卡尔坐标和约束方程的局部方法,使得系统的约束力与Lagrange乘子一一对应．应用增广法将微分一代数方程组转化为常微分方程组并用分块矩阵的形式给出,以便于方程的编程与计算,提高计算效率．最后用一个算例验证了该方法的有效性．     

一种神经元网络的硬件实现及仿真研究

本文设计了一个实际电路,用它来实现一种可以求解矩阵方程Au=B的神经元网络模型,并着重研究了该电路的硬件实现。经过大量实际测试及仿真实验证明:该电路确实能够用来求解矩阵方程,而且由于Hopfield网络具有极强的快速计算能力,因而被解方程的阶次越高,用神经元网络硬件代替软件计算这一方法的有效性越大。     

矿用电气设备电缆电磁干扰建模与仿真分析

分析了互连电缆的电磁干扰机理,建立了多导体互连线串扰耦合数学模型;运用有限元分析软件Ansys提取了矿用四芯电缆互联线的电容矩阵和电感矩阵;应用场路结合的方法对电子设备互连电缆进行电磁干扰预测分析,得到了与理论分析相一致的数值计算结果。     

Interconnect reliability analysis of ULSI using automated model generation algorithm

Fast interconnect reliability analysis is needed with the rapid development of ULSI (Ultra Large Scale Integration). Therefore, we aims to use the automated model generation (AMG) algorithm to analyze the ULSI reliability of metal interconnects. This is the first time to use the AMG algorithm in the field of IC reliability analysis. The AMG algorithm can achieve data generation automatically, determination of data distribution, adaptation of model structure, model training and testing. Using AMG algorithm in the reliability analysis, the number of the training data can be reduced by the adaptive sampling process and the incorporation of interpolation technique. This method can greatly improve the efficiency of the simulation and shorten the time for modeling than the existing manual neural network modeling methods. In this paper, we takes a power amplifier for example to validate the advantage of this technique. © 2016 Wiley Periodicals, Inc. Int J RF and Microwave CAE 26:481–488, 2016.     

基于保角变换的片内互连线电容二维解析模型

通过保角变换严格推导了计入交叠电场贡献的有用电容元的解析表达式,在此基础上提出的互连线二维解析模型能够在一定的连线截面几何参数范围内取得精确的提取结果.实验证明,对于双线系统和多线系统,文中推导的解析模型的提取误差的均方值分别小于2%和7%,均优于对比文献的提取精度.作为一种有竞争力的电容提取方法,该解析模型能够应用于互连线分析设计工具软件之中.     

An approach to predicting dynamic power dissipation of coupled interconnect network in dynamic CMOS logic circuits

In deep submicron (DSM) integrated circuits (IC), coupling capacitors between interconnects become dominant over grounded capacitors. As a result, the dynamic power dissipation of one node is no longer only in relation to the signal on that node, and it also depends on signals on its neighbor nodes through coupling capacitors. Thus, for their limitation in dealing with ca-pacitively coupled nets, past jobs on power estimation are facing rigorous challenges and need to be ameliorated. This paper proposes and proves a simple and fast approach to predicting dynamic power dissipation of coupled interconnect networks: a coupling capacitor in dynamic CMOS logic circuits is decoupled and mapped into an equivalent cell containing an XOR gate and a grounded capacitor, and the whole circuit after mapping, consuming the same power as the original one, could be easily managed by generally-used gate-level power estimation tools. This paper also investigates the correlation coefficient method (CCM). Given the signal p     

以存储器为中心的路由器MRouter

并行系统的互连技术一直是高性能计算机的一个关键研究领域。在本文作者1999年中提出了一种基于多端口快速存储器的新型互连体系结构MCIM,并在此基础上构造出规模为16－128个CPU的结点系统。该文将MCIM原理应用在互连网络通信技术上,实现了一种以存储器系统为中心 的路由器MRouter。它采用流水操作和穿通传输技术,可用于构成低延时、高带宽的高性能互连网络。这将种互连网络与上述结点系统结合,可以实现更大规模的并行系统。而且其无论在板级或是结点级都采用同一种互连技术,有利于系统的模块化实现。文中介绍了以存储器为中心的互连机制MCIM的原理,同时描述了以存储器为中心的路由器MRouter的结构及数据传输流程,在仿真实验中作者对MCIM的互连通信技术和其它互连技术进行了测试和比较。     

数据传输系统的可编程逻辑技术实现

本文介绍了数据传输系统体系结构的设计方法，主要针对数据传输系统进行设计，详细论述了系统的总体设计、模块设计、PCI（Peripheral Component Interconnect外围部件互连）总线高速数据传输系统硬件接口设计方法,给出了系统的设计与实现方案。克服了系统中的有关数据传输速率、可靠性等方面的问题，提高了数据传输过程中抗干扰能力     

互连线高效时域梯形差分模型降阶算法

为了进一步提高现有互连电路模型降阶方法的精度和效率,提出一种基于时域梯形法差分的互连线模型降阶方法.首先将互连电路的时域方程用梯形法差分离散后获得一种关于状态变量的递推关系,形成了一个非齐次Krylov子空间;然后利用非齐次Arnoldi算法求得非齐次Krylov子空间的正交基,再通过正交基对原始系统进行投影得到降阶系统.该算法可以保证时域差分后降阶系统和原始系统的状态变量在离散时间点的匹配,保证时域降阶精度,同时也保证了降阶过程的数值稳定性及降阶系统的无源性.与现有的时域模型降阶方法相比,文中算法可降低计算复杂度;与频域降阶方法相比,由于避免了时频域转换误差,其在时域具有更高的精度.     

一种基于可观测标准型的模型降阶算法

模型降阶方法在大规模集成电路的仿真中有着广泛的应用.由于对互联网络提取寄生参数后电路的规模巨大,使用传统的电路仿真方法将会消耗大量的资源,而模型降阶使得仿真计算量显著减小的同时精度并没有多少损失.文章针对互连线网络的MNA(Modified Nodal Analysis)矩阵通常可观测性较弱的特点,提出了一种基于可观测标准型的模型降阶算法:MOROC.文中推导证明了该算法能够匹配原系统的前q个矩,且具有形式简单和容易检验稳定性的特点.并给出了应用该算法对耦合互连线的降阶建模和仿真结果.     

多芯片组件互连的功耗分析

使用RLC传输线模型对多芯片组件的互连进行表征,通过对输入互连的电流及其等效电阻的近似,推导得出多芯片组件互连功耗的频域数学表达式,并给出了计算机仿真实验结果．最后验证了文中方法的有效性．     

一种基于ASIP方法的互连IP节点设计

在研究多种互连IP节点功能的基础上,提出使用专用指令集处理器(ASIP)方法设计互连IP节点的基本功能集合,使得设计者可以实现对互连IP节点基本功能的复用,并添加定制设计以满足具体应用对互连IP节点的特定要求。ASIP方法允许设计者以编程的方式灵活地实现互连策略。DTV系统中一种互连IP节点的电路设计、仿真与综合结果验证了该设计的有效性。     

Parameterization theory of balanced truncation method for any evenly distributed RC interconnect circuits and transmission lines

This paper presents a parameterization theory of balanced truncation method (BTM) for any evenly distributed RC interconnect and transmission lines and their BTM reduction models. The parameterization theory shows that any evenly distributed RC line circuits of the same order have the same balanced gramian, BTM error upper bound, and BTM approximation error, which are independent of their RC parameters. Thus, the prototype model is proposed for research to dramatically reduce the computations for various RC parameters. Under normalized (scaled) time axis and frequency axis, any time responses and the Bode plots of their BTM reduction models are also the same as the ones of the prototype BTM reduction models, respectively. The simulations demonstrate the theory. The reduction model order can be identified by the prototype model. The new results can be applied to not only the model reduction of interconnects or transmission lines, but also control systems with transmission lines, networks, or time delay units.