动态重构中总线宏的结构与实现

FPGA动态重构系统通常划分为静态模块和可重构模块,他们之间的通信必须要通过一个固定通路,以使得静态模块和在运行的可重构模块不受正在重构的可重构模块的影响。本文介绍了基于Xilinx器件的可重构系统开发中所使用的用于可重构模块与其他模块通信的称为总线宏的结构,并研究了总线宏的实现方式以及它的控制。     

基于模块化设计方法实现FPGA动态部分重构

介绍了Xilinx FPGA的配置原理和FPGA模块化设计流程以及划分重构模块的原则.通过一个实例介绍了采用模块化设计方法实现Virtex-E FPGA动态部分重构的过程,能使重构模块在系统运行时改变其逻辑功能,而固定模块逻辑功能不中断,同时器件的重构时间大大减少.     

基于模块的动态可重构系统设计

可重构计算是介于通用处理器和ASIC之间的全新计算解决方案,是一种即保留了硬件计算的速度性能,又兼具软件编程情况灵活性的算法实现方式.介绍了基于模块的动态可重构系统设计方法和模块间的通信方式.实现了基于单片Xilinx Virtex-Ⅱ Pro FPGA片上动态自重构系统,可在系统运行时以较短的时间开销灵活加载所需的重构功能模块,充分体现了可重构计算的性能与速度的优势.     

动态重构中总线宏的结构与实现

FPGA动态重构系统通常划分为静态模块和可重构模块,他们之间的通信必须要通过一个固定通路,以使得静态模块和在运行的可重构模块不受正在重构的可重构模块的影响.本文介绍了基于Xilinx器件的可重构系统开发中所使用的用于可重构模块与其他模块通信的称为总线宏的结构,并研究了总线宏的实现方式以及它的控制.     

基于Xilinx SoPC的可重构嵌入式计算系统的研究与设计

由于应用种类、实时性以及处理效率等要求,高性能嵌入式计算硬件平台需要具备相当的计算能力以及一定的适应性。为此提出了一种基于Xilinx FPGA的动态可重构的片上系统设计方案。系统采用专用硬件来执行计算密集型任务,运用动态可重构技术来支持硬件处理模块功能的动态配置。研究了Xilinx可编程片上系统上的3种硬件加速方案:CPU协处理器、PLB扩展加速器和MPMC扩展加速器。实验数据表明MPMC加速器性能最优。在Vir-tex5 FPGA器件上实现了可动态重构的MPMC加速器,以128位AES加密、解密两个功能模块为例,从硬件资源占用率、重构延时等角度考察了可重构系统的特点。     

基于SRAM型FPGA的实时容错自修复系统设计方法

为提高辐射环境中电子系统的可靠性,提出了一种基于SRAM型FPGA的实时容错自修复系统结构和设计方法。该设计方法采用粗粒度三模冗余结构和细粒度三模冗余结构对系统功能模块进行容错设计;将一种细粒度的故障检测单元嵌入到各冗余模块中对各冗余模块进行故障检测;结合动态部分重构技术可在不影响系统正常工作的前提下实现故障模块的在线修复。该设计结构于Xilinx Virtex誖-6 FPGA中进行了设计实现,实验结果表明系统故障修复时间和可靠性得到显著提高。     

基于EAPR的局部动态自重构系统的实现

在早期获取部分可重构EAPR(Early Access Partial Reconfiguration)方法的基础上,研究实现局部动态自重构系统的方法和流程。设计的系统有两个可重构区域,每个区域有两个重构模块,利用Virtex-4上集成的PowerPC硬核微处理器控制内部配置访问端口ICAP(Internal Configuration Access Port)完成自重构。通过在Xilinx ML403开发板上进行验证,实现了系统的自重构功能。系统对部分资源的分时复用提高了系统的资源利用率,高的配置速率缩短了系统的配置时间。     

二模冗余MIPS处理器的设计与实现

基于二模冗余技术和FPGA动态部分可重构技术设计了一种二模冗余MIPS处理器。处理器可以在不中断系统运行的同时,使用动态可重构技术修复系统故障;通过对系统内部重要模块设置冗余逻辑,保证了系统的稳定性。这两种技术的使用使得本处理器与其他处理器相比具有更高的可靠性和更长的寿命。处理器系统在Xilinx公司XC5VLX110T开发板的上板测试结果表明,此处理器能正常运行。     

局部动态可重构FPGA进程式调度系统设计与实现

针对6G时代多样的边缘计算要求，基于FPGA上的可重构技术可以实现更低的时延同时提供多样性的服务。基于局部动态重配置的思路，使用ICAP接口对FPGA资源进行重新配置，从而实现FPGA逻辑上的局部动态可重构方案。借鉴操作系统中软件进程管理的思想，基于Linux操作系统中引入硬件进程的概念，这样可以将一整块FPGA资源划分为多个小的FPGA资源块，每一个小的可重构的FPGA资源块都可以抽象成为一个硬件进程，硬件进程实际并不运行在CPU上而是运行在FPGA逻辑资源区域中，在操作系统上只是硬件进程的软件语言描述。由此，设计出CPU加FPGA的硬件方案来实现局部可重构系统，并在Xilinx公司Zynq系列芯片上进行了验证，将FPGA硬件资源进行进程式调度以及资源分配，大大提高了FPGA硬件资源的利用率以及灵活性。     

基于FPGA 的局部动态可重构技术研究

可重构技术作为嵌入式系统中软硬件结合的设计方法,在可靠性、系统高集成度方面有很大优势。现场可编辑门 阵列(Field Programmable Gate Array,FPGA)不仅可以满足这些客观需求,还加强了系统的自适应性,降低了开发成本。 文章介绍了动态局部重构的实现方法,并在早期获取部分可重构(Early Access Partial Reconfiguration,EAPR)方法的基础 上加以改进。之后使用 Xilinx 生产的 Virtex-ML403 开发板实现整个设计,验证该方法的有效性,保证系统的稳定,在实 际应用的实现中有利于对资源有效的管理和合理的利用。     

基于CAN总线的可重构SHM系统设计

针对结构健康监测(SHM)系统现场节点功能固化,不便于机动配置及后期维护等问题,提出一种基于CAN总线的可重构SHM系统架构,设计节点功能重构、网络结构重构以及资源分配重构等技术。以功能适配接口及嵌入式操作系统的软硬件协同实现节点功能重构,以自组织特征映射网实现网络结构重构的优先级聚类,以基于组件对象模型的上位监控软件实现资源的按需分配。利用该方法设计的系统具有灵活、高效和一定自主性等特点。     

Dynamic reconfiguration of node location in wormhole networks

Several techniques have been developed to increase the performance of parallel computers. Reconfigurable networks can be used as an alternative to increase the performance. Network reconfiguration can be carried out in different ways. Our research has focused on distributed memory systems with dynamic reconfiguration of node location. Briefly, this technique consists of positioning the processors in the network depending on the existing communication pattern among them, to suit the requirements of each computation.In this article, we present a dynamic reconfiguration technique for wormhole networks. We have used both a crossbar and a multistage interconnection network to implement a reconfigurable logical two-dimensional (2-D) torus topology. The reconfiguration mechanism is based on a distributed reconfiguration algorithm. The algorithm is based on a cost function that requires only local information. We discuss reconfiguration features and adjust the different parameters of the reconfiguration algorithm. We have also studied the deadlock problem in reconfigurable wormhole networks, and give details of our solution. Finally, we have evaluated the performance of this technique under several workloads.     

FPGA动态部分可重构技术概述

可重构计算是一种新的计算结构,它将通用处理器和专用集成电路的优点结合起来,具有灵活、高效的特点。FPGA的动态部分可重构是指在系统运行中对FPGA的部分逻辑资源实现动态的功能变换,从而提高数字系统集成度、增强灵活性、提升容错能力,同时降低成本和功耗。本文主要介绍FPGA动态部分可重构的原理以及实现动态部分可重构的方法,并着重分析4种常用的实现方法;介绍FPGA动态部分可重构技术目前在国内外的最新发展和应用;对FPGA动态部分可重构的未来研究发展方向做简单介绍。      

可重构的嵌入式虚拟仪器设计方法

为了使运行期的器件实现快速逻辑重建,设计一种嵌入式虚拟仪器（EVI）动态可重构方法。该方法以动态可重构IP作为基本模块,运行期间对组成系统的IP进行动态替换以实现硬件重构,通过EVI中间件和配置信息库实现软件重构。测试结果表明,该方法能降低开发成本,缩短开发周期,实现不同场合的测试要求。     

基于FPGA的动态可重配置短波收发机

使用基于模块化的动态部分重配置技术,构建了基于FPGA的动态可重配置软件无线电系统平台,并在该平台上设计了动态可重配置MIL-STD-188-110B短波收发机系统。与传统的全局静态重配置系统相比,动态可重配置系统扩展性好,配置速度快,用于存储配置比特流所需的空间较少,配置控制方式比较灵活。     

可重构系统的调度算法研究

根据重构系统的需要,提出了一种适合动态可重构系统的混合调度映射算法。采用图分割理论的方式对任务进行描述,并建立了动态可重构模式。该算法是一种在可重构硬件平台上多核应用的混合调度映射算法,即将每一个应用程序看作一个程序核,利用程序核之间的相关信息,尽可能减少可重构造成的系统时间开销。实验结果证明,所提出的算法能够有效地完成图分割到可重构系统的时空映射,与其他算法相比性能较高。     

可重构安全系统建模与配置生成方法研究

以安全重构元为基础,能够提供高灵活性、适应性和可扩展性安全服务的可重构安全计算系统已成为当前安全研究领域的热点问题.目前,关于重构机理的研究主要采取基于功能候选集的静态重构配置生成方法,可重构安全系统作为一种主动安全防御手段,应具有动态自动重构的能力,避免人工介入导致的脆弱性.针对动态自动可重构安全系统的建模以及配置生成过程的描述问题,提出了一种基于直觉主义逻辑扩展的动态自动可重构安全系统逻辑模型SSPE,给出了逻辑模型SSPE上的语法和推理规则,设计了基于SSPE的等级化安全重构元和安全需求建模和表达方法,并给出了基于映射关系的安全重构元描述向逻辑语言的转换规则.最后,以IPSec协议为例,阐述了可重构安全系统重构配置的动态自动推理生成过程.基于直觉主义逻辑的可重构安全系统建模和配置生成方法,为研究可重构安全系统的重构机理提供了新的思路和方法,具有重要的意义.     

Reconfiguration point decision method based on dynamic complexity for reconfigurable manufacturing system (RMS)

To address the problem of how to identify the best time to implement reconfiguration for the reconfigurable manufacturing system (RMS), a dynamic complexity-based RMS reconfiguration point decision method is proposed. This method first identifies factors that affect RMS dynamic complexity (including both positive and negative complexity) at the machine tool and manufacturing cell levels. Next, based on information entropy theory, a quantitative model for RMS dynamic complexity is created, which is solved via state probability analysis for processing capability and the processing function. This model is combined with cusp catastrophe theory to establish an RMS reconfiguration decision model. Both positive and negative complexity are control variables for cusp catastrophe. Cusp catastrophe’s state condition is used to identify RMS state catastrophe at the final stage of production. This catastrophe point is the RMS reconfiguration point. Finally, the case study result shows that this method can effectively identify the RMS state catastrophe moment so that system reconfiguration is implemented promptly to improve RMS’s responsiveness to the market.     

可重构资源管理及硬件任务布局的算法研究

可重构系统具有微处理器的灵活性和接近于ASIC的计算速度,可重构硬件的动态部分重构能力能够实现计算和重构操作的重叠,使系统能够动态地改变运行任务,可重构资源管理和硬件任务布局方法是提高可重构系统性能的关键.提出了基于任务上边界计算最大空闲矩形的算法(TT-KAMER),能够有效地管理系统的空闲可重构资源;在此基础上使用FF和启发式BF算法进行硬件任务的布局.实验表明,算法能够有效地实现在线资源分配与任务布局,获得较高的资源利用率.     

支持动态可重构的软/硬件统一多线程编程模型

针对可重构系统中的数据流驱动应用,提出支持动态可重构的软/硬件统一多线程编程模型SHUMDR及其层次化实现.通过硬件线程接口设计、操作系统内核扩展,便于设计人员以统一的线程视图描述应用的软硬件划分.以数据加密/解密为例进行测试的结果表明,统一线程抽象带来的时间开销和空间资源占用率较小,该模型在探索编程灵活性的同时,能够有效地兼顾硬件的效率.