基于DSP的PCI总线高速DMA数据传输

针对数据采集系统中的高速数据传输需求,利用TMS320DM642 DSP芯片实现了PCI总线的DMA数据传输.介绍了TMS320DM642的PCI接口特性,以DM642作为PCI主设备控制并启动DMA数据传输,并给出了主DMA模式下数据传输系统的实现结构及工作流程.给出了主DMA模式下的PCI设备驱动实现.相较于其它PCI总线传输方式,该方案开发成本较低,且具有良好的PCI总线数据传输性能.     

基于PCI总线的A/D采集卡在铁路红外探测中的应用

在介绍使用PLX9054接口芯片的基础上,给出了一种基于PCI总线的数据采集系统的方案设计,及在Windows操作系统下开发底层驱动程序的方法.该系统使用模数转换器件和PCI总线传输高速数字信号,工作在通用计算机上,同时支持中断和DMA方式实现高速数据传输.     

超高速数据采集系统设计与优化策略研究

为满足雷达信号高速采集实时存储的需求,设计了一个12 bit、200 MS/s的高速采集存储系统。基于CPCI总线解决高速数据传输的需求,并利用雷达信号的特点,提出了采样时间窗的概念,有效降低了采集数据量和数据传输压力。设计了一种二级缓存机制以提高DMA传输效率,并通过数据格式的组合来匹配总线宽度,提高CPCI总线带宽利用率。采用千兆以太网磁盘阵列,解决了海量数据的高速存储问题。系统最终实现的采样速率是200 MS/s,量化精度12 bit,连续采集。     

基于PCIe的多路传输系统的DMA控制器设计

为了避免PCIe传输过程中PIO写延时、主机与嵌入式处理系统交互次数过多等问题对于传输带宽的影响,设计了一种基于命令缓冲机制的直接存储访问（DMA）控制器以提高传输带宽利用率。采用FPGA端内部设置命令缓冲区的方式,使得DMA控制器可以缓存PC端的数据传输请求,FPGA根据自身需求动态地访问PC端存储空间,增强了传输灵活性;同时,提出一种动态拼接的DMA调度方法,通过合并相邻存储区访问请求的方式,进一步减少主机与硬件的交互次数和中断产生次数。系统传输速率测试实验中,DMA写最高速率可达1631 MB/s,DMA读最高速率可达1582 MB/s,带宽最大值可达PCIe总线理论带宽值的85.4%;与传统PIO方式的DMA传输方法相比,DMA读带宽提升58%,DMA写带宽提升36%。实验结果表明,本设计能够有效提升DMA传输效率,明显优于PIO方式。     

基于FPGA的VXI总线多功能模块设计

VXI总线多功能模块是某导弹自动驾驶仪VXI测试系统的关键模块,需要完成被测信号采集、特殊测试激励信号产生、频率测量和数字IO功能;文章首先简要介绍了模块的设计要求和总体设计;然后阐述了模块的各功能电路实现;接着重点论述了模块设计中采用扫描地址图谱实现多通道和量程动态切换、采用块传输实现VXI接口高速数据传输和采用RAM分时复用存储实现长时间连续数据采集等关键技术;应用这些技术研制的模块已应用于实际测试系统中,其性能良好,工作稳定;接口测试结果表明,模块的VXI接口设计极大地提高了数据传输速度。     

高速OTG技术在压缩图像传输中的应用

在图像压缩调试过程中,压缩数据在实时硬盘存储的基础上,还要与PC机连接进行效果评估。为了解决数据压缩板在通用串行接口(USB)高速数据传输中双重角色(主机/外设)的矛盾,本文采用具有OTG功能的USB芯片ISP1761实现了协议转换、主从自动切换控制以及上/下行高速数据传输。针对ISP1761支持PowerPC微处理器接口的高速性能,采用Xilinx公司的Virtex4系列FPGA芯片,通过其内嵌的PowerPC硬核处理器完成芯片初始化以及DMA数据传输控制。实现了对JPEG2000压缩后图像的45.5Mb/s上/下行有效数据传输,满足了实时存储和调试的要求。     

PCI总线接口技术及其在高速数据采集系统中的应用

一种基于PCI总线的高速数据采集传输系统的实现,讨论了PCI总线控制器9054的性能及三种传输模式,提供了该系统的硬件实现和采用DMA传输方式实现数据传输的设计。     

高速数据传输系统的WDM驱动程序的封装设计

高速数据传输系统多采用第三代高性能I/O总线——PCI Express总线作为实时数据传输接口,硬件接口一般需要接口芯片的支持从而使WDM驱动程序成为必需。以桥接芯片PEX8311为例设计了Windows XP系统环境下的WDM驱动程序,重点阐述了该驱动程序的数据传输和动态链接库（DLL）封装。封装后的驱动程序彻底解决了操作系统底层和应用层间交互调用的编程难题,其通用性强,只需在底层做少量芯片配置的修改便可移植作为新的接口芯片的驱动程序,而不需改动应用程序。     

密码SoC中嵌入式链式DMA的研究与设计

为了提高密码SoC中密码运算模块与其他功能部件之间数据传输的效率,提出了一种适合密码运算的嵌入式链式DMA传输方式。分析了CPU传输、Block DMA传输和链式DMA传输3种数据传输方式的特点;设计了嵌入式链式DMA的硬件架构,给出了其工作流程;为嵌入式链式DMA设计了主从复合接口,使其具有控制总线、发起总线传输的功能;使用65 nm CMOS工艺标准单元库对嵌入式链式DMA模块进行了ASIC实现;搭建了仿真验证平台。实验结果表明,嵌入式链式DMA可以明显提升密码SoC数据传输效率,满足了功能和性能的需求。     

基于IP核的PCI Express接口

提出一种基于IP核的PCI Express接口设计方案,采用分层的体系结构,具有高性能、高可靠性、软件兼容等特点。在Xilinx公司的xc5vlx30t FPGA器件中,运用PCI Express硬核端点模块,设计并实现了PCI Express总线接口,同时在接口内部设计了DMA控制器。仿真实验结果表明,该接口能够有效提高总线的数据传输速率,充分发挥总线的性能。     

系统域网络适配器设计

作为系统域网络接入设备,适配器的功能和性能对整个机群系统的性能有着至关重要的影响．鉴于嵌入式技术的发展,提出了基于Intel IOP310I／O处理器的曙光4000A超级计算机DCNet系统域网络适配器设计．适配器在原嵌入式系统基础上将本地内存总线扩展为用于网络互连的局部总线,并基于该总线设计实现了网络接口部件．DCNet适配器不但实现了与Myrinet,SCI和QsNet适配器相近的性能,而且证明了基于嵌入式系统和内存总线扩展网络接口方法实现高性能适配器是有效可行的．     

32位高性能DMA控制器的VLSI实现

高性能的DMA控制器是诸如高端微处理器和媒体处理器等SoC片上通信架构的重要组成部分。该文提出了面向AMBA总线的高性能32位DMA控制器的VLSI实现，引入了双时钟域、同步复位门控时钟和握手信号路由阵列的设计。在SMIC 0.18μm的工艺下，可以达到180MHz的工作频率。应用于32位RISC处理器ALP3310中，与使用软件传输相比，AHB总线和APB总线的数据传输速度分别提高80.0%和26.7%。     

基于VxWorks和DSP的PCI总线数据传输的实现

研究了基于PCI总线的DMA数据传输系统,着重描述了利用TMS320DM642 DSP芯片实现PCI总线DMA数据传输的方法。以DM642作为PCI主设备控制并启动DMA数据传输,给出了VxWorks系统中DMA主模式下的PCI设备驱动实现,相较于其它PCI总线传输方式,该方案开发成本较低,且具有良好的PCI总线数据传输性能。     

PCI Express总线接口的DMA传输设计

在认真理解PCI Express协议及其应用技术的此基础上,使用FPGA实现PCI Express总线接口的DMA传输设计.本文主要从DMA发送模块、DMA接收模块和DMA状态控制模块三个部分对设计进行详细的介绍.最后,在基于Linux系统的PC机中实现PCI-E的驱动程序,使用BEEcube公司的miniBEE作为测试平台对设计进行检测并给出结果.     

主DMA模式下PCI总线数据传输的DSP实现

研究了基于PCI总线的DMA数据传输系统,着重描述了利用TMS320DM642DSP芯片实现PCI总线DMA数据传输的方法。以DM642作为PCI主设备控制并启动DMA数据传输,给出了主DMA模式下数据传输系统的实现结构及工作流程,并配合内存映射、双缓冲等方法,取得了良好的数据传输性能。     

A virtual bus architecture for dynamic parallel processing

To support parallel processing of data-intensive applications, the interconnection network of a parallel/distributed machine must provide high end-to-end communication bandwidth and handle the bursty and concentrated communication patterns generated by dynamic load balancing and data collection operations. A large-scale interconnection network architecture called a virtual bus is proposed. The virtual bus can scale to terabits-per-second end-to-end communication bandwidth with low queuing delay for nonuniform traffic. A terabit virtual bus architecture can be efficiently implemented for less than 5% of the total cost of an eight-thousand-node system. In addition, the virtual bus has an open system parallel interface that is flexible enough to support up to gigabytes per second data transfer rates, different grades of services, and broadcast operation. Such flexibility makes the virtual bus a plausible open system communication backbone for a broad range of applications     

一种面向密码SoC的高性能全双工DMA设计

在密码SoC等数据密集型应用中,数据传输速度成为制约密码处理性能提升的瓶颈。结合密码SoC的数据流处理特点,提出一种面向密码SoC的高性能DMA优化设计方法。对特定模块的DMA传输开辟专用通道,利用并行读写数据提高特定模块DMA传输的总线带宽利用率。添加特殊工作模式用于自主控制重复任务传输以提升传输的带宽利用率。在此基础上,采用多通道优先级动态调整技术实现多任务下效率较高的自适应传输。仿真结果表明,该DMA在55 nm工艺下的最高频率达910 MHz,总线利用率和协处理器利用率的平均值分别高达91%和54%,相对通用DMA,其对密码SoC的ZUC、SNOW、SM3、SM4和AES算法的性能分别提升216%、222%、123%、69%和221%。     

基于PCI的声纳目标模拟器设计

基于计算机仿真技术,提出了一种新的低功耗、便携式声纳目标模拟器的设计方法.建立了水下目标回波的仿真模型,使用VC开发程序产生回波数据,通过计算机PCI总线输出到外围硬件系统.给出了目标模拟器的设计参数和硬件结构,验证系统设计的实时性.给出DMA工作方式下数据传输的设计方法,可编程逻辑器件的控制逻辑和驱动程序设计,解决了数据传输连续性的关键问题.通过与声纳系统的联调实验,证明该设计能够满足声纳系统的需求,显示出该设计广阔的应用前景.     

基于S3C6410的DMA数据跟踪技术在TD-LTE中的实现

基于TD-LTE系统中数据跟踪技术的研究与DMA获取系统总线的不同模式,设计并分析比较了在S3C6410上通过DMA实现原语跟踪的两种方案。根据TD-LTE无线综合测试仪中的设计要求,选择了中断标志查询模式获取系统总线的方案,实现了TD-LTE系统原语的实时跟踪,满足了系统对CPU资源利用率以及数据传输速度和准确性的要求。