共查询到20条相似文献,搜索用时 78 毫秒
1.
硅/硅直接键合SDB硅片的减薄研究 总被引:1,自引:0,他引:1
研究了硅/硅直接键合SDB硅片的精密机械/化学抛光减薄方法,进行了实验,分析了减薄后工作硅膜的平整性和膜厚的均匀性等重要技术指标,讨论了影响这些技术指标的因素。 相似文献
2.
硅片背面减薄技术研究 总被引:1,自引:1,他引:0
硅片背面磨削减薄工艺中,机械磨削使硅片背面产生损伤,导致表面粗糙,且发生翘曲变形.分别采用粗磨、精磨、精磨后抛光和精磨后湿法腐蚀等四种不同背面减薄方法对15.24cm(6英寸)硅片进行了背面减薄,采用扫描电子显微镜对减薄后的硅片表面和截面形貌进行了表征,用原子力显微镜测试了硅片表面的粗糙度,用翘曲度测试仪测试了硅片的翘曲度.结果表明,经过粗磨与精磨后的硅片存在机械损伤,表面粗糙且翘曲度大,粗糙度分别为0.15和0.016 μm,翘曲度分别为147和109 μm;经过抛光和湿法腐蚀后的样品无表面损伤,粗糙度均小于0.01 μm,硅片翘曲度低于60 μm. 相似文献
3.
4.
5.
本文从几个方面探讨了一种应用粘合二氧化硅片制作绝缘体上硅的新技术。粘合是通过将一对亲水表面相互贴合的硅片置于惰性气体中加热来实现的。提出了一种以裂解传播理论为基础的适用于计算粘合表面能的定量方法。研究发现粘合强度随着粘合温度的升高而增加,从室温下的60~85尔格/cm~2升到1400℃时的2 200尔格/cm~2。粘合强度基本上与键合时间无关。通过800℃退火10分钟达到的机械强度,足以承受为获得所需厚度而对上面硅片进行的机械或化学减薄加工以及随后的器件制作工序。提出了一种模型解释在实验温度范围内粘合的三种明显状态。采用金属-氧化物-半导体(MOS)电容器来测试粘合的电特性,其结果与在粘合界面处的负电行密度约10~(11)cm~(-2)一致。采用两次深腐蚀工艺将芯片低薄到希望的厚度,其厚度均匀性在 4英寸硅片上为± 20nm。剩余硅层中的线位错密度是10~2~10~3cm~(-2),残留的掺杂剂浓度少于5×10~(15)cm~(-3),两者都是腐蚀阻挡层的剩余物。在20~100mm厚的硅层上制作的互补金属-氧化物-半导体(CMOS)器件具有 60mV/dec亚阈值斜率(包括n沟和p沟MOS晶体管)。有效载流子寿命在80nm和300nm厚硅膜中是15~20μs。在硅膜覆盖的氧化层界面上的界面态密度是≥5 ×10~(10)cm(-2)。 相似文献
6.
7.
8.
硅-硅直接键合的硅片界面存在一层很薄的氧化层,其化学成分是非化学计量比的氧化物S iOw(0相似文献
9.
10.
11.
12.
13.
14.
硅/硅键合是硅功率器件,功率集成电路以及集成传感器衬底制备新技术之一。键合界面的缺陷直接影响器件性能。我们采用正电子湮没技术对N/N~+硅键合片界面缺陷进行了研究。由正电子湮没谱可知:键合引入了界面缺陷,但其缺陷密度小于热扩散形成的N~-/N~+片而引入的缺陷。界面缺陷主要是一些复杂的空位团和微型空洞组成。而且在不同的退火温度下,缺陷状态不同,在高于键合温度下退火。可使键合片具有与原始硅片相近的特性。 相似文献
15.
SiO2钝化膜对硅/玻璃静电键合的影响 总被引:3,自引:1,他引:2
本文分析了硅/玻璃静电键合过程中硅表面SiO2钝化膜的作用。SiO2膜的存在使键合过程中的静电力减弱,键合工艺所选择的电压上限受SiO2膜击宽电压的控制,对于商用抛光硅片与玻璃,要完成良好的键合,一般SiO2厚度要小于0.5μm。 相似文献
16.
本文主要利用电子透射显微镜观察硅片直接键合界面,在界面处存在一无定型过渡区,证实了依靠硅片表面吸附的羟基作用完成键合时,在界面会留下极薄的硅氧化物无定形区. 相似文献
17.
硅直接键合工艺对晶片平整度的要求 总被引:1,自引:0,他引:1
本文用弹性力学近似,给出了键合工艺对硅片表面平整度的定量要求以及沾污粒子与孔洞大小洞的关系,并用X射线双晶衍射技术和红外透射图象对键合硅片进行了实验研究。 相似文献
18.
19.
20.
文章提出了用硅-硅直接键合(SDB)工艺替代静电感应晶闸管(SITH)中的二次外延,有效地提高了栅阴极击穿电压,增强了通过栅极正向阻断阳极电压的能力。对键合过程中硅-硅界面进行了研究,提出了提高界面质量的工艺措施;同时,给出了控制栅阴极击穿电压一致性的方法。对采用此方法制成的SITH的I-V特性进行了测量,并给出了实际测试结果。 相似文献