共查询到20条相似文献,搜索用时 42 毫秒
1.
2.
James Catt 《电子设计应用》2007,(6):I0002-I0002,I0004,I0006,I0008
以图1为例来说.每一模拟/数字转换器通道的输入信号均以每秒F5 1=1/T5)的采样速度进行采样。每一模拟/数字转换器的采样时钟均与其他采样时钟有若干相位偏移,但偏移幅度只占T5时钟周期的一小部分。若总共有M个模拟/数字转换器,以每一时钟周期作为单位计算的相位偏移可以利用以下公式计算出来: 相似文献
3.
介绍了一种12位高速、低失真数字/模拟转换器(DAC)的设计原理及其电路结构;着重阐述了去毛刺技术及其应用。采用2μm等平面隔离互补双极工艺模型参数进行了Cadence仿真。结果表明,该12位DAC在高达60MHz数据更新率下具有低于100pV·s的毛刺脉冲面积。 相似文献
4.
5.
6.
提出了一种基于Xilinx Virtex-5 FPGA的时钟相移采样(SCS)时间数字转换器(TDC)。利用Virtex5内部的时钟管理模块(CMT)产生16路固定相移的时钟信号,经过16路D触发器对输入信号同时进行采样量化。与传统的基于抽头延迟链结构相比,所用资源更少,性能更加稳定。仿真结果表明,该TDC的精度高于64 ps,占用数字时钟管理(DCM)与锁相环(PLL)资源小于20%,积分非线性(INL)和微分非线性(DNL)都小于0.3 LSB。 相似文献
7.
8.
9.
10.
模拟/数字转换技术及其发展趋势 总被引:6,自引:0,他引:6
数字技术的飞速发展,使A/D转换器变得越来越重要。文章扼要叙述了A/D转换器的历史发展过程,列举了几种当前流行的A/D转换器,包括全并行、两步型、插值折叠型、流水线型、逐次逼近型、∑-△型A/D转换器;具体介绍了它们的结构、工作原理、性能特点、应用场合以及最新的研究进展,并对它们的性能进行了比较;最后,讨论了A/D转换器的发展趋势。 相似文献
11.
AD7716是一种片内具有数字滤波功能的4通道,22位A/D转换器,它包括4个∑-△ADC,1个时钟振荡器和1个串行通信口。中介绍该电路的特点,工作原理,系统设计考虑的问题和典型应用电路。 相似文献
12.
用一块双极IC芯片和一块CMOSIC芯片实现了一种高性能16位A/D转换器,详细讨论了该转换器的内部结构和逻辑控制。此A/D转换器的最大转换时间为17μs,时钟频率可高达1.4MHz。此外,还可以用其实现16位及16位以下分辨率的模/数转换,当用作12位A/D转换器时,转换时间为12μs。 相似文献
13.
14.
提出了一种采用流水线采样输入的开关电容型Σ-Δ调制器的实现方法,该方法充分利用了时钟的每一时刻。用此方法设计的Σ-Δ调制器采样速率可提高30%。实验表明,这种方法是完全可取的。 相似文献
15.
美国专利US2003/0173517 (2003年9月18日公布) 本发明提供一种供车辆伤脑筋的、能够识别车辆至目标距离的红外成像仪。该红外成像仪由一个红外辐照装置(48)和一个红外成像装置(49)组成,其中红 相似文献
16.
一种新的红外焦平面阵列非均匀性实时校正方法研究 总被引:8,自引:0,他引:8
分析了影响均匀性的主要因素和传统的校正方法。提出了利用半导体存储器的函数变换功能对红外焦平面阵列的非均匀性进行校正存储的实时校正新方法.阐述了校正的原理和实现的具体步骤;介绍了硬件电路原理框图和工作过程,并给出了实验结果。实验证明了这种方法的优越性,并取得了满意的实验结果。 相似文献
17.
18.
随著模拟/数字转换器的数据转换取样率提高至每秒千兆个取样。GSPS以上的水平数据转换系统必须作出相应的配合、才可支持这样高的转换率,而其他支持性的模拟元件也必须产生系统所需的高频信号、然后将之放大。系统设计工程师除了要对模拟信号路径有深入的了解之外、也要彻底认识取样时钟以及系统如何以高位速率捕捉数字信号。 相似文献
19.
ArievanRhijn 《世界产品与技术》2003,(6):66-67
导言绝大部分音频应用方案都先将输入的音频信号转为数字信号,才进一步加以处理。由于真实世界的音频信号属于微小的模拟信号,因此系统的输入端需要执行两种截然不同的功能:预先将输入信号放大,然后进行模拟/数字转换。 美国国家半导体已成功开发一款集成电路,取代传统驻极体电容器麦克风(ECM)一向使用的接面场效应晶体管(JFET),令驻极体电容器麦克风可以输出全数字信号。 相似文献
20.
本文呈现了一款基于0.18?m CMOS工艺的采样率为2GSPS的16位数模转换器。此DAC采用数字域分时复用的系统架构,利用双通道LVDS接口接收数据,采用模拟DLL技术来满足LVDS数据初始相位与数据采样时钟相位关系的时序要求,设计FIFO吸收“数据时钟”和“DAC系统时钟”的相位误差,采用延迟控制器调节高速数字域时钟和模拟域时钟之间的相位关系,从而获得2GHz的采样率。同时,针对高位电流源失配设计后台数字校正。芯片测试结果显示,该DAC在模拟输出36MHz基波时的宽带SFDR达到74.02dBc,采用数字校正技术后D/A转换器的DNL小于±3.0LSB,INL小于±4.3LSB。 相似文献