一种高效流水低存储的JPEG2000编码芯片设计

该文提出了一种高效流水低存储的JPEG2000编码芯片的设计方案。该方案通过采用双缓存的小波系数存储结构,预速率控制方法,Tier2中的RD斜率值的字节表示,以减少片上存储器;对离散小波变换,算术编码和位平面编码使用高度并行流水等设计结构以提高编码单元电路速度;字节地址空间的RD斜率值搜索提高了Tier2的打包速度;对系统实现中的时钟分配,色度转换,帧存储器控制进行了优化设计。基于该设计方案的整个编码芯片已通过FPGA验证,主要性能参数:小波类型为5/3,支持最大Tile为256256,最大图像40964096,码块为3232,系统采样率在Tier1工作时钟为100MHz时可达45Msamples/s,压缩图像与JASPER在压缩20倍时相比均小于0.5dB,在SMIC.25库综合下,等效门为10.9万,片上RAM为862kb。     

提升算法离散小波变换的硬件实现

本文介绍一种小波变换提升算法的硬件实现，它可以设置为5／3和9／7小波变换并用于JPEG2000中。该硬件实现采用了折叠结构以达到减少硬件开销和提高硬件使用率的目的。其中的乘法部分采用了正则符号编码（CSD，Canoni Csigned digit）把乘法运算转化为移位加／减操作，加快了变换速度。同时采用了嵌入式延拓进行数据延拓，也达到了加快运算速度和减少存储要求的目的。整个架构采用VHDL实现并通过仿真验证。     

基于帧间去相关的超光谱图像压缩方法

针对超光谱图像的特点和硬件实现的实际需要,提出了一种基于小波变换的前向预测帧间去相关超光谱图像压缩算法。通过图像匹配和帧间去相关,消除超光谱图像帧间的冗余,对残差图像的压缩采用基于小波变换的快速位平面结合自适应算术编码的压缩算法,按照率失真准则控制输出码流,实现了对超光谱图像的高保真压缩。通过实验证明了该方案的有效性,基于小波变换的快速位平面结合自适应算术编码的压缩算法速度优于SPIHT,而且易于硬件实现。     

基于FPGA的快速9/7整形离散小波变换系统设计

CCSDS图像数据压缩标准中采用9/7整形离散小波变换为核心算法,该算法结构简单,易于硬件设计实现。文中基于FPGA设计实现了9/7整数离散小波变换系统,设计中使用内部RAM存储方式,减小了对存储器的需求量,同时采用基于行的列变换方式,行、列变换同时进行,提高了运行速度,仿真和综合结果显示该设计需要的硬件资源少,运行速度快。     

JPEG2000算法中基于有界输入有界输出(BIBO)增益控制的小波变换定点实现技术

该文提出一种在JPEG2000算法中兼容5/3小波变换和9/7小波变换高效硬件定点实现技术。所提出的技术使用9/7提升小波变换的有界输入有界输出(Bounded Input Bounded Output, BIBO)增益来确定小波变换中间值的存储位深,使用5/3提升小波变换的BIBO增益来确定9/7提升小波变换中量化参数的选择方式和量化的实现方式,最终使用同一存储空间来存放定点5/3提升小波变换和定点9/7提升小波变换系数。该文提出的技术不仅大大节省了JPEG2000算法中小波实现模块中的硬件存储资源和算法计算量,而且也节省了后续基于上下文的位平面算术编码模块和率失真优化截取模块的存储资源和算法计算量。     

基于码率预分配的JPEG2000自适应率控制算法

该文提出一种基于码率预分配和反馈控制的自适应率控制算法。算法引入了预测模板,对图像小波变换和量化后EBCOT编码码块的有效比特平面进行独立的熵估计,并以码块估计熵总和指导码率预分配,同时T2编码器由预分配编码比特率自适应地反馈控制编码深度、完成优化截取。实验结果表明,该算法码率分配精确,并有效地减少了编码器计算量和存储量,提高了编码效率,算法复杂度低,易于硬件实现。     

JPEG2000小波提升算法的硬件设计

离散小波变换是当今许多图像处理和压缩技术的基础,并被最新的ISO/IEC静态图像压缩标准JPEG2000所采用.基于提升方法的离散小波变换比传统的基于卷积的运算量小.我们为JPEG2000中的小波提升算法提出一个硬件结构,该结构整体运算速度高,存储需求低,硬件资源耗费少.我们提出在数据通道之外实现边界扩展,以降低数据通道的复杂性,提高运算效率.我们通过采用流水线技术,进一步提高了硬件设计的运算效率.     

基于新的整型9/7小波变换的硬件设计

提出了基于新的整型9/7小波变换的硬件设计方案.整个系统采用流水结构,充分利用硬件存储资源,实现了行列变换的并行处理.同时把常系数乘法优化为较少次数的移位加操作,加快了运算速度,缩小了电路规模.采用VHDL语言对系统进行描述并在Quartus Ⅱ 5.0环境下仿真,经验证满足图像实时处理的要求,为后续实时压缩编码和传输提供了有利条件.     

基于提升小波变换的SPECK图像编码算法

提升小波变换即第2代小波变换,可以实现图像的完全无损编码;SPECK(集合分裂嵌入块编码)是基于小波变换的采用块状结构的图像编码算法。文中介绍了基于提升方法的整数小波变换和SPECK图像编码算法,提出了用整数小波变换代替传统小波变换进行SPECK图像编码。实验结果表明,在相同压缩比下,该算法比EZW(零树小波编码)在重建图像的信噪比方面有所提高,而与SPHIT(多级树集合分列算法)接近。     

一种改进的零树结构编码算法研究

现在大部分图像压缩技术都利用了小波变换后图像不同分辨率反相同方向子带之间的相关性。采用双正交提升小波将图像变换到小波域,通过增加熵编码的符号集,提出了一种基于正交小波变换的增广零树压缩编码算法,在整个编译码过程中仅使用一个系数列表,况且不进行任何排序操作。通过相关实验,证实该方法能有效进行图像压缩,提高了压缩率。     

A VLSI architecture of JPEG2000 encoder

This paper proposes a VLSI architecture of JPEG2000 encoder, which functionally consists of two parts: discrete wavelet transform (DWT) and embedded block coding with optimized truncation (EBCOT). For DWT, a spatial combinative lifting algorithm (SCLA)-based scheme with both 5/3 reversible and 9/7 irreversible filters is adopted to reduce 50% and 42% multiplication computations, respectively, compared with the conventional lifting-based implementation (LBI). For EBCOT, a dynamic memory control (DMC) strategy of Tier-1 encoding is adopted to reduce 60% scale of the on-chip wavelet coefficient storage and a subband parallel-processing method is employed to speed up the EBCOT context formation (CF) process; an architecture of Tier-2 encoding is presented to reduce the scale of on-chip bitstream buffering from full-tile size down to three-code-block size and considerably eliminate the iterations of the rate-distortion (RD) truncation.     

二维离散小波变换的VLSI实现

小波变换图像编码获得了比传统DCT变换编码更好的图像质量和更高的压缩比,然而,实时二维小波变换需要大量运算,因此,专用小波变换芯片的设计已成为小波图像编码中的关键技术,文章提出了一种高速的二维小波变换的VLSI结构。根据模块化的设计思想,设计出一组二维小波变换的基本模块。通过将这些模块按变换要求适当组装,完成了多级二维小波变换,编写了相应的VerilogHDL模型,并进行了仿真和逻辑综合。     

JPEG2000的重要性编码

讨论一种利用图像重要性测度实现静态图像压缩标准JPEG2000编码方法。JPEG2000编码器的技术核心是离散小波变换和：EBCOT，而EBCOT是由两个编码引擎T1，T2组成的，其中T2编码主要是完成码流的组织，其方法是灵活多变的，用户可以根据特殊要求组织码流，只要码流的格式符合JPEG2000的格式即可。本文根据编码图像小波域的系数和时域的像素值计算该系数的重要性，并利用重要性组织完全符合JPEG2000格式的码流。可以利用标准JPEG2000解码器对本算法形成的码流进行解码。     

并行通道编码EBCOT中MQ编码器的硬件设计

提出了一种适用于JPEG2000标准中并行通道编码的Embedded Block Coding with Optimized Truncation （EBCOT）高速MQ编码器的硬件架构。首先对JPEG2000标准流程的标码流程选择和字节输出等流程进行改进,使之更适应于硬件实现,并提出一种区间重整时对前导零位数的更简洁的判断方法和电路实现,充分利用硬件并行性,提高了编码速度。进而提出了四级流水的MQ编码器硬件架构,有效提高了MQ编码速率,充分满足并行通道编码的要求。     

二维离散5/3小波变换并行VLSI结构设计

提出了一种基于提升算法的二维离散5/3小波变换(DWT)高效并行VLSI结构设计方法。该方法使得行和列滤波器同时进行滤波,采用流水线设计方法处理,在保证同样的精度下,大大减少了运算量,提高了变换速度,节约了硬件资源。该方法已通过了VerilogHDL行为级仿真验证,可作为单独的IP核应用在JPEG2000图像编、解码芯片中。该结构可推广到9/7小波提升结构。     

VLSI implementation of discrete wavelet transform

This paper presents a VLSI implementation of discrete wavelet transform (DWT). The architecture is simple, modular, and cascadable for computation of one or multidimensional DWT. It comprises of four basic units: input delay, filter, register bank, and control unit. The proposed architecture is systolic in nature and performs both high- and low-pass coefficient calculations with only one set of multipliers. In addition, it requires a small on-chip interface circuitry for interconnection to a standard communication bus. A detailed analysis of the effect of finite precision of data and wavelet filter coefficients on the accuracy of the DWT coefficients is presented. The architecture has been simulated in VLSI and has a hardware utilization efficiency of 87.5%. Being systolic in nature, the architecture can compute DWT at a data rate of N×10⁶ samples/s corresponding to a clock speed of N MHz     

Implementation of a Real-time JPEG2000 System Using DSPs for 2 Digital Cameras

1 IntroductionJPEG2000,which is a new image compression standard,enables the achievement of higher image compression ratiosthan JPEG and also has superior features such as lower tile boundary noise and higher image quality.Furthermore,it alsofeatures various powerful functions,such as highly hierarchical encoding,region-of-interest(ROI),lossless compression,etc.[1].As a result,it is highly expected that it will replace the existing JPEG for applications such as surveillance networkcamera…     

EBCOT双上下文窗口并行编码及FPGA实现

JPEG2000编码系统中，EBCOT的编码速度已经成为整个系统编码效率的瓶颈。通过研究EBCOT编码原理和通道并行算法的编码过程，提出了双上下文窗口位并行的EBCOT系数位建模方法。详细说明了使用该算法的系数位建模系统的硬件结构。系数位编码系统有效减少了编码时钟周期数，并在FPGA上进行了功能验证。