一种新的耗尽型短沟道MOS器件阈电压模型

本文研究了耗尽型MOS器件的短沟道效应,把Yau的电荷分配理论推广到耗尽型器件,并作了适当修正,提出了一种简单而精确的耗尽型短沟道MOS器件阈电压分析模型,与实验数据吻合良好,该模型可以应用于这类器件及电路的CAD。     

一种耗尽型短沟道MOS器件阈电压模型

本文研究了耗尽型MOS器件的短沟道效应,把Yau的电荷分配理论推广到耗尽型器件,并作了适当修正。提出一种简单而精确的耗尽型短沟道MOS器件阈电压分析模型,与实验数据吻合良好。该模型可以应用于这类器件及电路的CAD。     

一种适用于VLSIMOS器件的阈电压模型

随着大规模集成电路的发展,已经提出了多种MOS器件阈电压模型.然而,由于该种器件沟道区往往有离子注入,通常采用某些近似来模拟掺杂分布,这样得到的阈电压表示比较粗糙,且不太实用.为解决这一问题,本文提出了等效浓度的概念以及计算方法,在此基础上得到了一种新的阈电压模型,并指出了具体确定阈电压的步骤,数值结果与两维模拟基本一致.该方法与通常方法相比具有简单实用的特点.     

部分耗尽型SOI CMOS模拟电路设计研究

介绍了部分耗尽型SOI MOS器件浮体状态下的Kink效应及对模拟电路的影响.阐述了4种常用体接触方式及其他消除部分耗尽型SOI MOS器件Kink效应的工艺方法,同时给出了部分耗尽型SOIMOSFET工作在浮体状态下时模拟电路的设计方法.     

双极值衬底电流对高压MOS器件退化的影响

基于0.18 μm高压n型DEMOS(drain extended MOS)器件,报道了在衬底电流,Isub两种极值条件下作高压器件的热载流子应力实验,结果发现器件电学性能参数(如线性区电流、开态电阻、最大电导和饱和漏电流)随应力时间有着明显退化.通过TCAD分析表明,这主要是由于持续电压负载引起器件内部界面态的变化和电子注入场氧层,进而改变了器件不同区域内部电场分布所致.同时模拟研究还表明,在,Isub第一极大值条件下应力所致的器件退化,主要是由器件漏/沟道耗尽区域的电场强度增加引起的;而在Isub第二极值条件下的应力诱发器件退化,则主要是由漏端欧姆接触附近的电场加强所致.     

热释电红外读出电路的设计与验证

设计并验证了亚阈区MOS管作反馈大电阻的电阻反馈跨阻型(RTIA)非制冷热释电红外焦平面读出电路。在此基础上,对采用浅耗尽(Native)MOS管实现同样功能的RTIA进行仿真。与采用特殊高阻薄膜材料的RTIA不同,两种设计方案实现的RTIA不增加工艺步骤,有效降低了芯片的制造成本,再配合两管共源放大器,构建了像元下前置高增益放大器。此外,相对于亚阈区MOS RTIA,浅耗尽MOS RTIA可节省偏置电路,设计更加简洁。亚阈区MOS RTIA经流片验证,在5V电源电压下,实现增益为40dB、带宽为60kHz、输出摆幅为3V,符合混合或单片集成热释电探测器阵列的设计要求。     

深亚微米FD-SOI器件亚阈模型

通过对全耗尽SOI器件硅膜中的纵向电位分布采用准三阶近似,求解亚阈区的二维泊松方程,得到全耗尽器件的表面势公式;通过引入新的参数,对公式进行修正,建立深亚微米全耗尽器件的表面势模型,能够很好地描述漏感应势垒降低效应.在此基础上,建立了亚阈漏电流模型,它能够很好的描述亚阈区的完整漏电流特性,模型计算结果与二维器件模拟软件MEDICI的模拟结果相符.     

深亚微米FD-SOI器件亚阈模型

通过对全耗尽 SOI器件硅膜中的纵向电位分布采用准三阶近似 ,求解亚阈区的二维泊松方程 ,得到全耗尽器件的表面势公式 ;通过引入新的参数 ,对公式进行修正 ,建立深亚微米全耗尽器件的表面势模型 ,能够很好地描述漏感应势垒降低效应 .在此基础上 ,建立了亚阈漏电流模型 ,它能够很好的描述亚阈区的完整漏电流特性 ,模型计算结果与二维器件模拟软件 MEDICI的模拟结果相符     

一种适用于VLSI MOS器件的阈电压模型

本文从等效浓度的观点出发,提出了一种适用于VLSI MOS器件的阈电压模型,数值结果与二维模拟基本一致。叙述了确定实际阈电压的步骤,可作为器件工艺监控的简便方法。     

MOS器件中的一种现象分析

在MOS器件的生产工艺中,常常采用离子注入,来改变阈值电压和以此来控制器件使之为增强型或耗尽型.但同时也会产生一些影响(例如注入后迁移率下降).一、现象采用磷离子注入,做成在一起的NMOSE/D对管.从理论上讲,进行了沟道离子注入的沟道电子迁移率应比没有注入离子的小.即μ_D〈μ_(?),这主要是离子注入后增加了散射中心造成的.测试迁移率分别在饱和区和线性区进行.     

CoolMOS导通电阻分析及与VDMOS的比较

为了克服传统功率MOS导通电阻与击穿电压之间的矛盾,提出了一种新的理想器件结构,称为超级结器件或CoolMOS,CoolMOS由一系列的P型和N型半导体薄层交替排列组成.在截止态时,由于p型和n型层中的耗尽区电场产生相互补偿效应,使p型和n型层的掺杂浓度可以做的很高而不会引起器件击穿电压的下降.导通时,这种高浓度的掺杂使器件的导通电阻明显降低.由于CoolMOS的这种独特器件结构,使它的电性能优于传统功率MOS.本文对CoolMOS导通电阻与击穿电压关系的理论计算表明,对CoolMOS横向器件:Ron·A=C·V2B,对纵向器件:Ron·A=C·VB,与纵向DMOS导通电阻与击穿电压之间Ron·A=C·V2.5B的关系相比,CoolMOS的导通电阻降低了约两个数量级.     

基于神经元MOS器件的施密特触发器设计

为实现施密特触发器低功耗、回差可控,将神经元MOS器件的控阈技术用于施密特触发器的设计中,设计出基于神经元MOS器件的施密特触发器,并且进一步提出了外部可控回差的施密特触发器的设计.通过HSPICE对电路进行模拟,实验表明此设计仅需2个MOS管,功耗降低30%.并且这种通过改变外部电压值调整回差电压大小的方法比以往的方法更为方便实用.     

500 V耗尽型NLDMOS器件研究

基于一款LED驱动芯片中耗尽型高压NLDMOS器件的参数要求,提出一种耗尽型高压NLDMOS的器件结构和参数设计优化方法.分析了沟道注入工艺对器件阈值电压和表面电场分布的影响,综合利用RESURF技术和线性漂移区技术,改善耗尽型NLDMOS的表面电场分布,从而提高了器件的击穿电压.在漂移区长度L≤50μm下,器件击穿电压达到600 V以上,可以应用于LED驱动芯片整流器电路等各种高压功率集成电路.     

一种采用饱和区MOS管作调节开关的电荷泵

为了得到稳定的输出电压,电荷泵电路需要通过负反馈系统进行控制.在传统的"Skip"模式电荷泵中,采用工作在线性区的MOS管做开关,通过控制振荡器来调节输出电压,但这种方式会产生较大的输出电压纹波.设计了一种采用饱和区MOS管作调节开关的电荷泵,通过控制饱和区MOS管的导通电阻来调节电荷泵的输出电压.它工作在占空比为50%的方波信号下,具有很低的输出电压纹波(37mV).     

用线性电压扫描的电容-时间瞬态测定少子产生寿命

本文建议用耗尽的线性扫描电压扫描MOS电容样品。扫描开始前MOS电容被置于强反型态,以消除表面产生的影响。根据扫描所得的电容-时间瞬态曲线,可确定样品中少于产生寿命。实验表明,对于同一个MOS电容样品,不同电压扫描率下得到的结果有很好的一致性,且与饱和电容法的结果相符合。     

部分耗尽DTMOS的模拟和射频特性研究

基于0.35μm部分耗尽SOI CMOS工艺技术平台,我们实现了一种H栅型PDSOI动态阈值MOS晶体管。通过比较H栅型PDSOI动态阈值NMOS和传统PDSOI H栅NMOS的模拟和射频特性,我们深入研究了此类H栅型PDSOI动态阈值NMOS不同于其他H栅MOS器件的工作原理和物理机制。实验结果表明,此类H栅型PDSOI动态阈值NMOS在栅源电压为0.7V和漏源电压为1V的情况下,可获得40GHz截止频率和29.43GHz最大振荡频率。     

CuPc有机薄膜晶体管稳定性研究

以酞菁铜为有源层,二氧化硅为绝缘层,钛/金作为电极,制作了沟道宽长比为6 000/10的有机薄膜晶体管。通过比较在不同时期器件在空气环境中的电学特性,分析了环境对器件电学性能的影响。结果表明,在其他条件不变的情况下,当器件置于空气中时,其载流子的浓度和体电导率逐渐增大,迁移率几乎不受影响;相同栅极电压下器件达到饱和状态所需的源漏电压增大,线性区向饱和区推进;阈值电压减小,在栅极电压为0时,界面处逐渐形成导电沟道,器件从增强型向耗尽型转变。     

SiGe-HBT中雪崩击穿效应对电流电压特性的影响

本文报道了一个在较宽温度范围内能精确描述6H SiC JEFT性能(包括亚阈区)的器件模型，器件的电流电压特性由包含少数几个物理模型参数连续统一的解析表达式表述.该模型也包括了串联电阻效应、沟道中电子速度饱和效应、饱和区的有限输出电导、温度决定的模型参数等效应.载流子的计算考虑了SiC中杂质能级特点，采用两级电离模型，模拟了典型结构器件的高温特性，结果和实验符合很好.     

考虑量子效应的双栅MOSFET的阈电压解析建模

推导了双栅MOSFET器件在深度方向上薛定谔方程的解析解以求得电子密度和阈电压.该解析解考虑了任意深度情况下沟道中深度方向上电势的不均匀分布,结果与数值模拟吻合.给出了电子密度的隐式表达式和阈电压的显式表达式,它们都充分考虑了量子力学效应.模型显示,在亚阈值区或者弱反型区,电子密度随深度增加而增加;然而,在强反型区,它与深度无关,这与数值模拟的结果吻合.结果进一步显示,只考虑方形势阱的量子力学结果,略高估计了阈电压,且低估了电子密度.误差随着深度的增加或者栅氧厚度的减少而增加.     

硅衬底厚度和背接触势垒高度对MOS电容器性能的影响

通过解一维泊松方程,对均匀掺杂的P型硅衬底MOS电容器进行了数值模拟,研究了衬底厚度和背接触势垒对衬底内的电势分布和载流子密度分布的影响.模拟计算结果表明,在硅衬底厚度超过两倍最大耗尽层厚度时,背接触与正界面之间存在一个电中性区,背接触不会影响MOS电容器的性能;在硅衬底的实际厚度比两倍最大耗尽层厚度要小的情况下,背接触势垒对MOS电容器性能有明显的影响:当背接触势垒高度为零伏或负值时,MOS电容器的强反型阈电压随着硅衬底厚度的减薄而增加;当背接触势垒高度为正值时,随着硅衬底厚度的减薄,会出现阈电压先减小后增加的现象.