半速率时钟10Gb／s光纤传输用2：1复接器设计

介绍了使用0．2μm GaAsHEMT工艺设计的一个10Gb／s以上的光纤传输用2：1复接器。该复接器使用了半速率时钟的结构。为了减小功耗，设计时使用了3．3V的电源，并对每个单元进行了优化。整个芯片的功耗约为460mW。测试结果显示，该电路可以工作在10Gb／s以上的数据速率。     

半速率时钟10Gb/s光纤传输用2∶1复接器设计

介绍了使用 0 2 μmGaAsHEMT工艺设计的一个 1 0Gb/s以上的光纤传输用2∶1复接器。该复接器使用了半速率时钟的结构。为了减小功耗 ,设计时使用了 3 3V的电源 ,并对每个单元进行了优化。整个芯片的功耗约为 460mW。测试结果显示 ,该电路可以工作在 1 0Gb/s以上的数据速率。     

低功耗0.35μm 3.125Gbit/s CMOS4∶1复接器

采用CSM0.35μm CMOS工艺,设计了3.125Gbit/s4∶1复接器.系统采用树型结构,由两个并行的低速2∶1复接单元和一个高速2:1复接单元级联而成.低速单元采用带有电平恢复的传输管逻辑实现,高速单元采用动态传输门逻辑实现.具体电路由锁存器、选择器、分频器以及输入输出缓冲组成.复接器芯片面积为0.675mm×0.6mm.3.3V电源电压下,芯片整体功耗小于130mW,核心功耗是25mW.最高工作速率可达4Gbit/s.     

低功耗0.35μm3.125 Gbit/s CMOS 4:1复接器

采用CSM0.35μm CMOS工艺,设计了3.125 Gbit/s4:1复接器.系统采用树型结构,由两个并行的低速2:1复接单元和一个高速2:1复接单元级联而成.低速单元采用带有电平恢复的传输管逻辑实现,高速单元采用动态传输门逻辑实现.具体电路由锁存器、选择器、分频器以及输入输出缓冲组成.复接器芯片面积为0.675mm×0.6mm.3.3V电源电压下,芯片整体功耗小于130mW,核心功耗是25mW.最高工作速率可达4Gbit/s.     

通用复接器及其在接入网中的应用

研究接入网中的各种新技术已成为世界内非常迫切的问题,而反复器和适配器在各种接入网中均占据了重要的地位,因此设计一种可实现任意支路速率、任意支路数（由复用器的规模或所用的复用器芯片数目决定）的支路信号到一个任意速率的合路信号的复接与分接功能的通用复接器将使得在多种速率上的妆入更加方便,对降低接入网的成本也具有重要的意义。文中对通用复接器的结构实现、复接体制、在接入网中的应用等方面进行了阐述。     

用FPGA实现具有多种数据接口的复分接器

为了提高数据传输设备的传输速率，扩大系统的传输容量，本文设计了一种将两路异步数据、两路话音数据和一路同步数据复接为一路复合数据信号，并在接收端再分离成各个分路信号的复分接器，该复分接器可以满足多种功能需求，有很好的应用前景。     

基于0.13微米锗硅BiCMOS工艺的80 Gb/s 2:1 复接器

本文介绍了基于0.13微米锗硅BiCMOS工艺设计的超高速2:1复接器芯片,工艺fT为103 GHz。为了最大限度提高工作速度,系统方案进行了优化,采用了选择器输出直接驱动片外50 Ω负载的形式,并在输入级集成了两个宽带数据放大器和一个时钟放大器。经测试,芯片输出眼图达到了80 Gb/s的速率,单端电压摆幅为160 mV。     

10Gb/s0.18μm CMOS工艺复接器设计

介绍一种超高速4∶1复接器集成电路。电路采用0.18μm CMOS工艺实现,供电电源1.8 V。电路采用源极耦合场效应管逻辑(SCFL),与静态CMOS逻辑相比具有更高的速度。为了避免高速时序电路中常见的时钟偏差,在时钟树中放置了缓冲器。在设计中采用有源电感的并联峰化技术有效地提高了电路的工作速度。仿真结果表明电路工作速度可达10 Gb/s,复接器芯片面积约为970×880μm2。     

超高速0.18μm CMOS复接器集成电路设计

介绍了一种超高速4∶1复接器集成电路。电路采用0.18μm CMOS工艺实现,供电电源1.8 V。电路采用源极耦合场效应管逻辑,与静态CMOS逻辑相比具有更高的速度。为了避免高速时序电路中常见的时钟偏差,在时钟树中放置了缓冲器。在设计中采用有源电感的并联峰化技术有效地提高了电路工作速度。仿真结果表明最高速度可达13.5 Gbit/s,电路功耗约313 mW,复接器芯片面积约0.97×0.88 mm2。     

适合多媒体传输的窄带群路复接器

介绍了一种窄带群路复接器的技术实现方案,重点探讨了复接器电路的模块化设计思想和适合多媒体传输并能在较低速率上传送话音和传真的电路设计。详细讨论了以下几种技术的具体实现方法:采用ATC压缩算法的话音编码速率可达8kbps;结合传真电话自动识别功能,自动恢复出传真信号,能极大地压缩传输带宽;每个数据接口均具有同步、异步传输能力;动态带宽分配技术有效地管理和使用线路带宽;使所研制的群路复接器真正在窄带上实现了数据、话音和传真的综合传输,不仅可扩大原有数字通信系统的容量,而且有利于节约传输费用和增加用户的实际经济效益。     

CMOS工艺复接器模块中选择器的设计

在光纤传输系统中,为了提高信道的利用率,需要用复接器将多路低速信号合成一路高速信号。选择器就是高速复接器模块中的关键部分,选择器的逻辑功能和性能直接影响复接器的工作。由于源极耦合场效应管逻辑(SCFL)电路工作速率高,因此选择器的设计就采用了SCFL电路结构。设计采用全定制的设计方法,在参数调整过程中,采用一种观察分组的新方法,并用SmartSpice进行了仿真,其结果达到了预期的目标。     

用于SDH-64光发射机的低功耗CMOS4:1复接器

介绍了可用于SDHSTM-64光纤传输系统的4：1复接器．整个电路采用树型结构，低速的复接单元采用动态双相伪NMOS逻辑实现，高速的复接单元采用SCL逻辑实现，提出了一种新型采用正反馈对的单端转双端电路，实现由低速单元到高速单元的逻辑变换．基于此结构的全定制单片集成电路采用0．18μm CMOS工艺设计并实现．测试结果表明，在供电电压1．8V，50Q负载条件下，复接输出数据速率超过10Gbit／s，在标准速率10Gbit／s，输出电压峰一峰值180mV时，功耗仅为180mw，抖动4．9／s（rms），芯片面积为0．89mm^2×0. 7 mm^2．     

用于SDH-64光发射机的低功耗CMOS 4∶1复接器

介绍了可用于SDH STM-64光纤传输系统的4∶1复接器.整个电路采用树型结构,低速的复接单元采用动态双相伪NMOS逻辑实现,高速的复接单元采用SCL逻辑实现,提出了一种新型采用正反馈对的单端转双端电路,实现由低速单元到高速单元的逻辑变换.基于此结构的全定制单片集成电路采用0.18 μm CMOS工艺设计并实现.测试结果表明,在供电电压1.8 V,50 Ω负载条件下,复接输出数据速率超过10 Gbit/s,在标准速率10 Gbit/s,输出电压峰-峰值180 mV时,功耗仅为180mW,抖动4.9/s(rms),芯片面积为0.89 mm2×0.7 mm2.     

10Gb／s 0．25μm CMOS 1：4键合分接器

首先分析了1：4分接器的树型结构及其主要特点。在此基础上，进一步探讨了树型结构中所用的1：2分接器，并给出其中的锁存器电路结构。此外，还讨论了分频器电路及输入输出电路。最后分析了超高速键合电路并给出测试方案。测试结果表明，在采用标准0．25μm CMOS工艺设计的分接器中，本设计首次达到键合后能够在STM-16和STM-64所要求的数据速率上稳定工作的性能，最高工作速率达10．58Gb／s。     

AAL2分组话音复接器的研究与实现

该文研究在ATM虚通路带宽利用率一定的条件下,AAL2分组话音复接器性能随ATM虚通路输出速率的增加而变化的情况。得出结论:当ATM虚通路带宽利用率一定时,ATM虚通路输出速率越高,AAL2分组话音复接器的分组丢弃概率和平均分组排队时延越小。并提出了一种AAL2分组话音复接器的实现方案。该方案可以随着ATM虚通路输出速率的增加,方便地复接多个E1话音电路上的话音数据。     

基于0.25μmCMOS工艺的1.25Gb/s1∶10分接器设计

介绍一种用于千兆以太网的1.25Gb/s分接器电路。该电路实现了1路1.25Gb/s高速差分数据到10路125Mb/s低速并行单端数据的分接功能。电路采用树型分接器结构进行设计,包含一个高速1∶2分接器电路和两个低速1∶5分接器电路。芯片采用台湾TSMC的0.25μm混合信号标准CMOS工艺进行设计,后仿真结果表明,所设计电路完全达到了千兆以太网的系统要求,可以工作在1.25Gb/s的数据速率上。     

基于FPGA技术的星载高速复接器设计

随着空间科学技术的发展,空间科学数据的处理任务日益繁重,要求建立一个高速的空间数据网络。高速数据复接器作为空间飞行器下行科学数据的关键设备,其性能对整个空间网络的性能有重要的影响。文章阐述了一种利用现场可编程门阵列FPGA技术设计星载高速复接器的方法,其复接速率超过400Mbit/s。     

一种高速阵列型多路复接器设计

在光电传感器的传输接口电路中,为了实现高速实时传输,需要将大量的低速并行数据转换成一路高速串行数据。文中采用Charted 0.35μm CMOS工艺,设计了一款8×8×14bit转1路的复接器。通过分析三种复接结构的特点,确定了使用混合型并串转换电路来降低功耗和设计复杂度。低速单元采用并行结构和串行结构来降低时钟树的设计难度;高速部分采用树型结构来实现半速设计,降低功耗。具体电路包括锁存器、选择器、门控开关、分频器以及时钟缓冲器等等。芯片工作在3.3V电源电压下,最高工作速率可达1.25Gbps。     

基于0.25μm CMOS工艺的1.25Gb/s1:10分接器设计

介绍一种用于千兆以太网的1．25Gb／s分接器电路。该电路实现了1路1．25Gb／s高速差分数据到10路125Mb／s低速并行单端数据的分接功能。电路采用树型分接器结构进行设计,包含一个高速1：2分接器电路和两个低速1：5分接器电路。芯片采用台湾TSMC的0．25μm混合信号标准CMOS工艺进行设计,后仿真结果表明,所设计电路完全达到了千兆以太网的系统要求。可以工作在1．25Gb／s的数据速率上。     

电子新闻

<正> 超高速光学芯片 美国密执安大学工程学院新近研制成功一种新型超高速光学芯片。它包括一个可检测输入光束的P型光电二极管和一个放大高速信号的异结双极晶体管。使用这种芯片,可以接收速度高达24兆/秒的、以激光脉冲传输的数据。有关专家认为,这种新型高速芯片可以大大增加数据高速公路的信息容量,因此,它将倍受关注,发展前景十分广阔。