基于1394b光纤总线的视频发送系统设计

为实现视频信息通过1394b光纤总线在军用车辆内部的共享,基于1394b等时传输机制,采用FPGA为核心处理器,结合视频解码芯片、视频压缩芯片和TI公司的协议芯片,设计了基于1394b的视频发送系统。主要完成了系统的硬件电路和应用软件的设计。     

基于1394a光接口的CCD图像采集系统设计

基于电荷耦合器件和外围设备,设计了一种CCD图像数据采集系统.采用FPGA配合垂直时钟驱动芯片驱动CCD,由FPGA处理采集到的图像数据并对图像数据的采集过程、模数转换、缓存、1394数据打包进行控制.设计了1394b光接口电路,解决了远距离高数据传输速率图像采集问题,实现连续图像数据采集和处理,具有较广阔的应用前景.     

基于Vivado HLS的Down Scaler视频系统设计

介绍一种基于FPGA的Down Scaler视频系统设计.系统的核心部件采用Xilinx Kintex-7的板载XC7K325T芯片,系统设计使用Vivado工具,包括使用Vivado HLS进行Down Scaler模块设计.首先按照Vivado HLS的代码规范进行Down Scaler模块的C/C++代码编写,然后利用编译工具生成RTL级代码和综合结果Down Scaler IP核,最后将Down Scaler IP核与TPG、VDMA等Xilinx视频IP核互连,构建实时视频系统.在满足实时性要求和FPGA资源消耗要求的条件下,该设计实现了对Down Scaler视频算法从PC端软件处理方式向FPGA平台硬件处理方式的移植.     

嵌入式1394总线接口的设计和实现

本文介绍一种嵌入式处理器与1394总线接口设计方法,并给出基于现场可编程门阵列(FPGA)设计的VHDL代码结构、仿真时序和试验结果,最后提出了一种新的通用接口设计方法并指出了它的优势所在.     

基于FPGA的串行多节点数据采集传输系统的应用研究

多节点分布式传感器的数据采集与传输系统有着广泛的应用,其物理层实现主要分为串行及并行两种方式。针对特定的应用场景,选用串行传输的实现方式,设计以FPGA芯片、RS485芯片及AD芯片为核心的硬件平台,使用verilog语言设计FPGA的RTL（Register Transfer Level）逻辑代码,并在Modelsim中完成了功能仿真验证。最终实现了物理层为串行传输、传输层为总线模型的数据采集传输系统,该系统RTL代码设计简单,维护性强,可靠性高,占用芯片资源少,具有一定的工程应用价值。     

借助USB完成FPGA配置的实现方法

引言 由于FPGA具有易失性,所以每次FPGA上电都必须将其设计代码重新装载,这一任务常常由某种专门针对FPGA配置的专用存储器（如EPC系列专用存储器）或专用处理器来完成。针对USB接口设备上FPGA的配置方法问题,本提出利用PC主机,通过USB接口在线对USB设备中FPGA芯片进行配置的一种实现方法。具体方法是将FPGA的配置代码存储于PC机中,PC机通过USB将配置件传送给USB设备,USB设备再借助其内部的微控制器将配置代码装载到FPGA芯片,实现FPGA的配置过程,从而能够免去在系统设计中使用一个专用处理器或专用存储器所造成的占用空间和成本的增加。     

芯片开发功能验证的形式化方法

在芯片设计领域,采用模型驱动的FPGA设计方法是目前较为安全可靠的一种方法.但是,基于模型驱动的FPGA设计需要证明FPGA设计模型和生成Verilog/VHDL代码的一致性.同时,芯片设计的正确性、可靠性和安全性也至关重要.目前,多采用仿真方法对模型和代码的一致性进行验证,很难保证设计的可靠性和安全性,并存在验证效率低、工作量大等问题.本文提出了一种新型验证设计模型和生成代码一致性的方法.该方法利用MSVL语言进行系统建模,并通过模型提取命题投影时序逻辑公式描述的系统的性质,通过统一模型检测的原理,验证模型是否满足性质的有效性.进而,应用信号灯控制电路系统作为验证实例,对验证方法做了检验和说明.     

基于IEEE-1394总线的高速数据采集系统设计

为了实现数据采集系统实时性、通用化、小型化设计,该文提出了一种基于IEEE-1394总线的高速数据采集系统设计和实现方案。硬件架构上,系统采用IEEE-1394总线专用芯片,实现了数据高速率、高可靠性传输;采用FPGA+DSP的数据处理架构,将数据采集与算法处理分开独立运行;采用FPGA静态局部重构技术,实现了不同子系统的功能配置;采用开关动态切换技术,实现了信号采集的灵活配置和小型化设计。软件架构上,系统采用模块化设计思路,实现了不同工作模式之间的切换。实验表明该系统具备很强的数据采集与解算能力。     

基于IEEE-1394总线的高速数据采集系统设计

为了实现数据采集系统实时性、通用化、小型化设计,该文提出了一种基于IEEE-1394总线的高速数据采集系统设计和实现方案。硬件架构上,系统采用IEEE-1394总线专用芯片,实现了数据高速率、高可靠性传输;采用FPGA＋DSP的数据处理架构,将数据采集与算法处理分开独立运行;采用FPGA静态局部重构技术,实现了不同子系统的功能配置;采用开关动态切换技术,实现了信号采集的灵活配置和小型化设计。软件架构上,系统采用模块化设计思路,实现了不同工作模式之间的切换。实验表明该系统具备很强的数据采集与解算能力。     

一种IEEE1394物理层IP的FPGA原型验证方法

符合IEEE1394协议的物理层IP主要完成总线连接检测、连接管理、仲裁、数据收发等功能,是一款集成高速Ser-des的数模混合SoC。由于在Serdes的测试芯片设计完成前无法对1394物理层IP进行全面验证,因此文中在介绍1394 PHY物理层IP各部分功能的基础上,提出了一种以Xilinx的GTP代替1394物理层Serdes,构建FPGA原型验证平台,采用专用硬件逻辑和软件结合的方式,对1394物理层IP进行充分验证的方法。使用该平台可在Serdes设计未完成前对数字逻辑进行验证,大大缩短物理层IP的开发周期;通过软件控制下的测试项生成、测试过程监控、测试结果判断,可显著提高验证效率。     

基于FPGA的伪码快速搜索系统的研究与设计

针对基于CDMA导频的无源定位系统所涉及的伪码搜索问题,提出利用先验信息加快伪码搜索速度的策略;依照该策略重点完成了伪码搜索系统的FPGA设计;该设计通过一个时序控制模块较好地解决了PN码发生器与算术逻辑单元的协调配合、PN码的捕获与跟踪、算术逻辑单元的分时复用等技术问题;通过Quartus Ⅱ与ModelSim的联合仿真,验证了该策略及其在FPGA设计中的正确性,同时表明了系统在-20dB的高斯白噪声干扰下,进行伪码搜索的时间小于100 ms,码片同步精度小于1/8码片宽度。     

Turbo译码器的改进算法及FPGA实现

在传统的Turbo译码算法Log-MAP的基础上,对译码算法和SISO译码模块进行了优化,得到了改进的SW-Log-MAP算法,它在保证译码性能的前提下,大大降低了其运算复杂度,减少了存储空间。并且给出了改进译码算法硬件实现的设计方案,完成了Turbo译码器的FPGA实现,通过测试证明,译码器达到了设计要求。     

IEEE 1394设备的WDM驱动程序设计

文中结合IEEE1394总线规范及具体应用实例，开发了IEEE1394设备的WDM驱动程序，详细介绍了在windows 2000／xp环境下利用DDK开发IEEE1394设备驱动程序的设计原理、实现方法以及设计过程中的注意事项；用文中的方法创建的驱动程序具有代码简洁、结构清晰、执行效率高等特点，其在自行开发的1394-VXI控制器中得到应用，完全满足了工程应用的需要。     

星载设备IEEE1394总线PC端通信程序的设计与实现

结合IEEE1394总线规范,介绍了在Windows XP环境下利用微软驱动程序开发套件(DDK)开发IEEE1394设备驱动程序的设计原理,讨论了如何利用DDK提供的设备诊断驱动程序实现1394异步通信与等时通信程序的设计,给出了PC端通信程序的设计方法,最后结合工程实例表明了程序的可行性.     

基于RapidIO的双路IEEE 1394b串行总线控制器的实现

介绍了1394b总线网络系统和1394b逻辑设计架构,阐述了基于RapidIO架构的双路1394总线控制器的硬件平台。在此平台上进行基于VxWorks操作系统的1394驱动开发和RapidIO驱动开发,并搭建1394b总线网路测试平台。验证了板卡上两路1394b总线控制器的基本通信功能,实现了板卡内部芯片间的高速互联,以及根节点和叶节点在不同通道上、在100 Mbit/s和400 Mbit/s速率模式下的总线网路通信。     

嵌入式双PentiumⅢ单板的高速PCB设计

介绍了基于Intel 440BX芯片组双Pentium Ⅲ系统主板的高速PCB设计，针对系统电源、时钟、处理器总线、内存总线等方面的设计，分析了高速PCB布线中应该注意的一些要点及硬件设计规范。     

Explicit design of FPGA-based coprocessors for short-range force computations in molecular dynamics simulations

FPGA-based acceleration of molecular dynamics simulations (MD) has been the subject of several recent studies. The short-range force computation, which dominates the execution time, is the primary focus. Here we combine: a high level of FPGA-specific design including cell-lists, systematically determined interpolation and precision, handling of exclusion, and support for MD simulations of up to 256 K particles. The target system consists of a standard PC with a 2004-era COTS FPGA board. There are several innovations: new microarchitectures for several major components, including the cell-list processor and the off-chip memory controller; and a novel arithmetic mode. Extensive experimentation was required to optimize precision, interpolation order, interpolation mode, table sizes, and simulation quality. We obtain a substantial speed-up over a highly tuned production MD code.     

基于DSP的1394总线在伺服控制系统中的应用

介绍1EEE 1394总线在伺服控制系统中的应用。设计1394前端通信模块,通过其中的DSP来控制IEEE 1394芯片,实现数控系统与伺服单元的IEEE 1394高速总线接口。给出1394前端通信模块的软硬件设计。1394前端通信模块与上位机及运动控制器的通信测试实验证明了IEEE 1394总线技术应用于伺服控制系统中的可行性。     

一种基于FPGA的实时视频跟踪系统硬件平台设计

提出一种基于FPGA的视频跟踪系统硬件平台的设计方法,包括主控芯片、CMOS图像采集、多端口SDRAM控制器、图像VGA显示、SOPC系统和云台控制驱动等电路的设计。通过该平台,可以实现实时图像采集、缓存、显示和云台驱动;在SOPC系统中加入代码,可以实现运动目标的检测、跟踪、定位,改变云台转动方向,实现自主跟踪。     

一种IEEE1394总线监控卡的设计与实现

IEEE1394总线具有带宽高、延迟低、实时性强等特点,广泛应用于航空、航天领域。由于其差分总线上传输数据不透明,且协议复杂给设计开发带来极大困难。文中针对1394总线的原理和特点,分析了1394总线的监控需求,提出一种软硬协同实现的1394b总线监控方案。给出了相关的软件和硬件设计,实现网络中实时传输数据的监视和控制,采用软件对数据进行记录、存储、分析以及图形化显示,方便了数据的观测和结果分析。该设备的应用可为1394总线设备的开发与测试提供有效支持。