通信用采用磁集成技术的低压大电流DC-DC变换器的设计

为了在不提高频率的条件下,实现通信用低压大电流DC/DC变换器的高功率密度,文章提出了采用磁集成技术的升压式有源箝位倍流整流电路。进行了电路工作原理的分析。给出了集成磁件的设计公式。完成了36～72V输入,3.3V±10%/30A输出,开关频率300K的样机的设计。48V输入,满载输出时,样机效率不低于86%。实验证明,采用磁集成技术不但能够减小磁件的体积,实现高功率密度,还能减小电流纹波。     

一种新型CMOS磁敏集成传感器研制成功

借助于计算机辅助设计技术,我们设计并研制出了一种高灵敏度的CMOS磁敏集成传感器,该传感器利用集成电路的制做技术,将结构新颖的磁敏电路与运放电路集成在一个芯片上,使之具有体积小、灵敏度高、功耗低、可靠性强、动态输出范围大,电路性能好的优     

CMOS磁敏/光敏兼容传感器集成电路的设计

研制了一种新型的磁敏传感器和光敏象限传感器兼容的集成电路。该传感器采用0.6μm标准CMOS工艺制造,设计并实现了磁敏传感器、光敏象限传感器及其兼容的信号处理电路的单片集成,并采用有源预处理电路和相关二次采样电路进行磁敏和光敏信号的采集和降噪处理,具有较高的磁场灵敏度(0.0361T-1)感光灵敏度(2V/lx.s),实现了在一个芯片上同时传感磁信号和光信号的功能。     

采用磁集成技术的低压大电流DC/DC变换器的仿真

运用回转器一电容模型可以很好的理解磁性器件，特别是复杂的集成磁件。文章运用磁导电容类比建模法建立了磁件的回转器一电容模型。在回转器一电容模型中，磁路由容性电路来模拟，绕组由双端口的回转器来代替。进行了采用磁集成技术的低压大电流DC／DC变换器的仿真。仿真电路拓扑是原边不对称半桥、副边倍流整流电路。磁集成变压器的结构是Wei Chen提出的原边绕于中柱的只在侧柱开气隙的倍流整流磁集成结构。建立了用SPICE语言描述的回转器仿真模型。仿真软件是MULTISIM2001。     

相控阵天线激励器的设计

介绍一种相控阵天线激励器的设计方法，激励器电路由模拟电路部分和数字电路部分组成，设计中将主要模拟电路部分集成为一专用集成器件，数字电路部分由可编程逻辑器件CPLD完成设计，并用VHDL描述语言实现设计，CPLD采用美国CYPRESS公司的CY37128P84－125JI器件，相应的开发软件为WARP6.2。     

薄膜解耦集成磁件的结构设计与研究

文中分析了磁件解耦集成的基本原理,得出了磁件实现解耦集成所需的基本条件;根据抵消绕组间耦合作用的方法设计了一个解耦的集成磁件,将一个小功率变压器和一个电感集成在一起;采用薄膜化技术设计制作该集成磁件的薄膜磁芯;为了消除采用传统磁件结构时磁件两端的漏磁,设计了特殊的磁芯结构和与其相配套的绕组结构;对该磁件进行了仿真研究,验证了设计的有效性和可行性。     

一种单片集成高精度霍尔传感器的驱动电路

基于0.18 μm BCD工艺,设计并实现了一种片上集成高精度霍尔传感器的驱动电路。该驱动电路利用片上霍尔传感器将磁信号转换成电信号,采用内部放大、失调消除和逻辑控制等技术实现了100 kHz输出频率、83%占空比的PWM驱动信号。该驱动电路的抗干扰能力较强,检测精度高,最低的磁场检测强度达到3.5 mT。     

集成三漏CMOS磁敏传感器

本文介绍了一种新颖的集成三漏CMOS磁敏传感器。报道了该传感器的电路原理、版图设计及其研制结果。它具有结构简单、磁灵敏度高和使用方便等特点,且制造工艺与标准铝栅CMOS工艺完全兼容,成本低、易于批量生产,具有高的性能/价格比。     

平面集成磁件在片式开关电源中的应用研究

将TOPSw itch单片精密开关电源中的高频变压器和滤波电感利用解耦磁集成方法集成在一起,推导了磁件等效电路,作了仿真验证。同时设计了集成磁件,并把集成磁件应用到TOPSw itch单片精密开关电源中作了实验验证。经计算,结果表明该集成磁件的可行性。     

基于LLC谐振变换器和准谐振PWM恒流控制的LED驱动电源设计

使用谐振/准谐振拓扑结构设计LED驱动电源,前级DC/DC变换电路采用磁集成的半桥LLC谐振变换器,后级恒流采用准谐振PWM控制的BOOST电路.充分利用谐振BOOST拓扑和LLC谐振变换器的高效率特性,提高电源效率和功率密度.介绍了电路基本结构和工作原理,讨论了两级电路的设计方法.在此基础上制作了样机,实验结果表明所给出的设计方案可行并且合理.     

基于片上系统的时钟复位设计

从方法优化和电路设计入手,提出了基于片上系统(SOC)的复位方法和时钟复位电路.设计了片外按键复位电路、片内上电电路、晶振控制电路、片内RC低频时钟电路、槽脉冲产生电路、分频延时电路、时钟切换电路及异步复位同步释放电路等电路模块.以上电路模块构成了片上系统的时钟复位电路,形成了特定的电路时钟复位系统.该时钟复位系统将片外按键复位与片内上电复位结合起来,形成多重复位设计,相比单纯按键复位更智能,相比单纯上电复位则更可靠.另外,该时钟复位系统还采用了片内RC振荡时钟电路等一系列电路,借助片内RC时钟实现对芯片的延时复位,进而在保证复位期间寄存器得到正确初始化的同时,还使得芯片能够始终处在稳定的晶振时钟下正常工作.相比传统的时钟复位电路,该时钟复位系统既便捷,又保证了系统初始化和系统工作的可靠性.     

一种适用于SoC的时钟复位管理电路设计

给出了一套适用于SoC芯片的时钟和复位管理电路设计范例,详细介绍了SoC芯片中的时钟和复位管理电路的实现方案。其中时钟管理电路支持输入时钟可选、PLL动态变频、时钟门控管理和时钟状态查询功能,能够灵活的控制各模块输入时钟开启或关闭,很好的支持SoC芯片低功耗工作模式。复位管理电路支持复位输入控制功能和复位状态查询功能。复位输入控制可以选择使能或不使能复位源触发系统复位。     

基于电平检测的上电复位电路

目前基于延时的上电复位电路,其延时电容在掉电后,所储存的电量影响了下一次上电的延时,容易出现复位电平太窄甚至无法产生复位电平的问题;并且电源电位的上升速度,也会影响到复位电路的可靠性;针对此类问题,提出一种基于电平检测的上电复位电路,利用电源回路中本身具有的RC延迟时间作脉冲宽度,可以达到较长的复位时间;并且本电路的复位电平与工艺参数相关,能保证实际电路在复位电平消失后的可靠工作;探讨了本电路的复位特征及可靠性,并从流片结果得到验证。通过理论上的分析和实际结果的测量,本复位电路具有良好的可控性和优秀的复位能力;而且还具有较小的芯片面积。在某些情况下,还可以替代欠压检测电路。     

一种采用新型延迟模块的上电复位电路

本文设计了一种在低电压下工作的用于射频标签的上电复位电路。此电路一方面采用了一种新型电平检测模块,可以实现精准的电平检测;另一方面采用了一种新型延迟模块,该模块可在0.8V—5V电源电压下工作,可实现100nS到1mS之间的延时;此外,为了降低功耗,电路在产生上电复位信号将利用数字电路产生一个反馈信号来关断整个电路。本文采用smic0.18um的工艺,利用cadence对其功能进行仿真,结果表明该电路可在1.2V工作电压下进行有效复位,并且可以快速的二次复位,复位脉冲宽度为20us左右,功耗极低,完全满足RFID标签的要求。     

一种嵌入式上电复位电路的设计与芯片实现

在芯片上电过程中,需要复位电路提供一个复位信号,保证系统正常启动。为了解决传统电路中起拉电压和复位时间较难控制等问题,提出一种利用反相器翻转电压设置起拉电压、电容控制复位时间的新型结构。该上电复位电路在MXIC0.5μm CMOS工艺上得以验证实现。测试结果表明在正负电源分别为0V和-5V的情况下,电路的起拉电平为-4.5V,复位时间为3.44ms,满足工程要求。     

一种提高阻变存储器擦除可靠性的写电路设计

针对现有阻变存储器中严重影响擦除操作可靠性的"写回"现象,结合测试数据、材料特性及电路原理分析了引起这种现象的主要原因,给出了一种加入"擦除反馈"功能的写电路设计方案。该方案能够对擦除操作进行监控,一旦发现操作完成,立即使用反馈电路关闭写驱动的输出以停止擦除操作,防止"写回"现象。优化后的写电路方案在0.13μm标准CMOS工艺下进行了流片验证。通过测试数据的分析对比,可以看到相比传统的写电路方案,采用文中的电路设计能明显降低"写回失效"的可能,大幅度提高擦除操作的可靠性。     

一种基于Brokaw带隙基准上电复位电路的设计

为了解决传统上电复位电路电源阈值电压受工艺和温度的影响,提出了以Brokaw带隙基准源为基础结构,由采样电路、电流比较电路和电平转换电路等模块组成的可实现精确复位的上电复位电路。增加带迟滞功能的设计,减小了电源噪声对输出电路的影响。采用0.5μm CMOS工艺并对电路进行仿真。结果显示该电路工作在5 V电源电压,典型工艺和温度下电源阈值为3.19 V,在不同的工艺和温度下对电源阈值的影响较小,误差范围在0.31%~4.7%。     

准分子激光电源磁脉冲压缩开关的磁芯复位研究

为了解决高重复率下准分子激光电源磁脉冲压缩开关的磁芯复位问题,以理论分析为指导,结合磁开关工作特性,设计了一种磁芯精确复位电路,该电路可快速精确复位饱和后的磁开关。将此复位系统应用于准分子激光器脉冲电源测试其性能,复位电流在磁开关饱和后200μs内平息振荡。结果表明,这一磁芯复位系统可满足4kHz重复率下脉冲电源的复位要求。此研究对今后高重复率准分子激光电源的设计是有帮助的。     

单端正激变换器谐振磁复位技术的研究

针对单端正激式DC／DC变换器的磁复位问题,本文对无需外加辅助电路,仅通过开关器件寄生电容与变压器励磁电感实现的谐振式磁复位电路进行了研究。文中详细分析了电路在一个开关周期内的6种不同开关模态．给出了参数设计的计算公式,进行了仿真分析和实验研究,并应用于车载式锂离子动力电池充电单元的研制。     

基于CPLD的嵌入式系统复位电路设计

MPC8560处理器是基于PowerPC体系结构的嵌入式处理器,基于这种体系结构的处理器在嵌入式系统设计中会涉及到许多特殊的问题,复位电路的设计就是其中之一。CPLD在嵌入式系统设计中有着广泛的实际应用,本文根据MPC8560处理器复位模块的结构和特性,实现了基于CPLD的嵌入式系统复位电路的设计。通过VHDL语言编写时序控制程序,CPLD对时序的控制能有效地使整个系统复位,CPLD的采用提高了复位电路设计的灵活性和可扩展性,使得设计中电路简单、载板体积小、功耗低。