基于FPGA的MDDI数据处理电路实现

介绍了一种基于FPGA的MDDI(mobile display digital interface)数据处理电路设计;基于单片集成AM-OLED驱动控制芯片的设计需求以及并行数据总线在移动显示设备上存在的不足,设计了MDDI数据处理电路;MDDI作为一种高速串行移动显示数字接口标准,具有连线数量少,信号传输可靠性高,低功耗等特点,广泛应用于移动显示终端领域;所设计的MDDI Type2主端数据处理电路采用两级状态机控制内部电路,主状态机用于控制从状态机的状态切换,从状态机则用于实现MDDI数据的生成;通过加入可配置寄存器,实现对数据包生成和接口模式的控制;采用Verilog语言编写RTL级代码实现MDDI Type2数据处理电路软核;使用Xilinx工具综合的结果表明,该数据处理电路能够支持480-RGB×320、26万色的AM-OLED显示屏,数据传输速率可达180 Mbps,其性能指标满足系统设计要求。     

高可靠性增量式光电编码器接口电路设计

针对目前增量式光电编码器辨向计数电路脉冲或抖动干扰抑制能力差的问题,提出了一种基于有限状态机的编码器接口电路设计方案,并给出了硬件实现。首先将光电编码器输出的A、B两路信号在每个脉冲周期内的电平变化细分为4个子段,总结出正、反向旋转时A、B信号电平的正常变化规律,并引入有限状态机方法进行描述;再利用状态机机制,检测出光电编码器输出的信号的各种有效、错误和无效状态,同时正确输出转速计数脉冲、旋转方向、出错报警3路信号,以满足高准确度和高容错性计数的要求,增强角位置测量系统的可靠性;最后介绍了采用EPROM完成状态机时序电路实现的具体方法。     

基于有限状态机的BLDC控制器的设计

介绍了基于有限状态机的三相无刷直流电机（BLDC）控制器的设计方法,在分析讨论BLDC控制器的工作原理的基础上得出了其换向真值表：分析了基于有限状态机实现PWM输出带死区控制的方法,并通过Verilog HDL语言实现了编程,且在Quartus II环境下进行了仿真实验,实验表明,基于有限状态机的BLDC控制器具有良好的性能。     

基于FPGA和有限状态机的守时系统设计

通过对现阶段守时系统实际应用情况和技术特点的分析,提出了一种新的守时系统设计方案,设计了一个基于FPGA和有限状态机的守时系统;采用恒温晶振组成本地时钟,与GPS/北斗时钟源共同作为系统的输入信号,利用FPGA设计守时系统的基本电路和有限状态机,并对调频调相部分和外部D/A转换电路进行控制,实现本地时钟与时钟源完全同频同相输出,从而快速获得高精度的时间基准,并能在GPS/北斗失锁后对时钟源信号进行保持,实现通信系统的时间同步。     

微处理器数据通路控制单元的研究与实现

在阐述精简指令集计算机数据通路基本结构的基础上,结合四种基本的指令类型及指令的执行步骤,分析了数据通路控制单元工作的基本原理,并介绍了设计与实现这种控制单元的方法,通过数字时序系统的通用方法即有限状态机的方法,将状态机的输出作为控制信号,而状态输入和指令段数据作为状态机的输入。结论证明这种设计方法能很方便地在硬件上得到实现。     

微处理器数据通路控制单元的研究与实现

在阐述精简指令集计算机数据通路基本结构的基础上,结合四种基本的指令类型及指令的执行步骤,分析了数据通路控制单元工作的基本原理,并介绍了设计与实现这种控制单元的方法,通过数字时序系统的通用方法即有限状态机的方法,将状态机的输出作为控制信号,而状态输入和指令段数据作为状态机的输入.结论证明这种设计方法能很方便地在硬件上得到实现.     

基于Verilog HDL的高速可综合FSM设计

有限状态机（finite state machine,FSM）广泛应用于数字系统的控制器设计中,用Verilog设计的可综合状态机有多种编码风格,通常这些编码风格生成的状态机带有组合逻辑输出.时序分析指出组合逻辑输出型状态机不适合高速系统,提出了一种适合高速系统的寄存器输出型状态机.最后通过实例给出了寄存器输出型状态机的状态编码方法及其可综合Verilog编码风格.     

超声信号采集模块的设计

一种超声信号数据采集的模块,完成高频超声信号的高速采集;简单的介绍了该模块的硬件及软件设计;其硬件模块具体包括通过PROTEL软件设计的A/D采样硬件电路,USB系统的连接电路;软件模块包括利用Verilog语言完成FPGA状态机来控制A/D采样,针对具体功能的USB固件初始化程序,以及上位机对USB系统上传数据进行读取以及将所读取到的数据进行的图形显示;实验结果显示可以将采集到的数据高速传输至上位机后进行图形显示分析.     

基于Verilog HDL的MTM总线主模块有限状态机设计

针对MTM总线主模块的设计需求,在分析MTM总线通信协议基础上,给出了MTM总线主控制模块的有限状态机模型;该有限状态机作为主控制模块的核心,主要用于完成控制MTM总线的消息传送顺序;分析了MTM总线结构体系和有限状态机设计的主要方法步骤,通过QUARTUSⅡ开发平台,基于Verilog HDL语言对该有限状态机进行了设计实现与仿真验证;基于该有限状态机的MTM总线主通信模块已经设计实现,并在工程中得到应用,性能稳定。     

基于加密SD卡的内网移动终端可信接入方案

为了解决因不可信移动终端非法接入内网导致的信息安全问题,设计了一种基于加密SD卡的内网移动终端可信接入方案。通过可信计算技术,以加密SD卡作为可信硬件设备实现了移动终端设备的可信启动、完整性验证与内网可信接入,并对接入后移动终端与内网的数据交互过程提供了一种加密通信安全存储机制。实验结果表明,该方案在不改变移动终端基本架构的前提下,较为高效地对移动终端进行安全性认证,并在一定程度上保护内网环境的安全。     

针对 BYOD 的网络入口边界安全研究

近年来,云计算业务平台的广泛应用强化了研究人员对于移动设备的依赖性。员工携带自己的设备（Bring Your Own Devices, BYOD）已经成为当前移动办公的主要趋势。针对BYOD环境中的数据泄露和恶意代码等问题,提出了一种跨平台的安全解决方案。该方案应用无客户端网络准入控制方式获取终端属性,并在向量表示法的基础上,为CPU空闲率等特殊属性设计了一种动态数值型评估方式。因此,该方案能够对进入网络的移动智能终端进行准确地可信评估,将终端分别判入可信域、非可信域和隔离域,确保最终进入网络的BYOD设备处于可信状态,以实现网络入口边界安全。实验结果表明本文方案比现有方案在移动智能终端安全状态的评估和防止对数据的非法访问等方面具有更好的效果。     

基于可信计算的移动终端身份认证方案的研究

该文针对当前移动终端的安全性问题,分析了可信计算的思想,提出了一种在可信移动平台上结合SIM卡将指纹与口令绑定的身份认证方案,并采用域隔离技术与访问控制策略,使终端安全得到了更好的保障。     

基于TrustZone的可信移动终端云服务安全接入方案

可信云架构为云计算用户提供了安全可信的云服务执行环境,保护了用户私有数据的计算与存储安全. 然而在移动云计算高速发展的今天, 仍然没有移动终端接入可信云服务的安全解决方案. 针对上述问题, 提出了一种可信移动终端云服务安全接入方案, 方案充分考虑了移动云计算应用背景, 利用ARM TrustZone硬件隔离技术构建可信移动终端, 保护云服务客户端及安全敏感操作在移动终端的安全执行, 结合物理不可克隆函数技术, 给出了移动终端密钥与敏感数据管理机制. 在此基础之上, 借鉴可信计算技术思想, 设计了云服务安全接入协议, 协议兼容可信云架构, 提供云服务端与移动客户端间的端到端认证. 分析了方案具备的6种安全属性, 给出了基于方案的移动云存储应用实例, 实现了方案的原型系统. 实验结果表明, 可信移动终端TCB较小, 方案具有良好的可扩展性和安全可控性, 整体运行效率较高.     

STM32的DRTU在手机移动端的显示设计

提出一种基于STM32的DRTU系统在手机移动端显示的设计,满足人们日益增长的物联网信息在手机端中显示的需求.该设计以STM32F103RC单片机作为定位信息采集与处理的核心,其中应用数据云平台工作原理与无线通信原理.通过对外围电路,主要是串口电路、迪文屏显示模块电路、电源电路等设计,以及相应的软件系统设计,将采集到的数据传输到数据云端并在迪文屏显示,手机移动端通过连接数据云端进行显示信息.     

形式验证中同步时序电路的VHDL描述到S2-FSM的转换

符号模型检查（ＳｙｍｂｏｌｉｃＭｏｄｅｌＣｈｅｃｋｉｎｇ,ＳＭＣ）是一种有效的形式验证方法．该方法主要有２个难点：一个是建模,即如何建立并用有限内存来表示电路的状态机模型;另一个是在此模型基础上的验证算法．由于验证时间和有限状态机模型的大小是直接相关的,因而模型的大小就成为ＳＭＣ中的关键问题．本文提出一种基于同步电路行为描述的新的有限状态机模型Ｓ２－ＦＳＭ,并给出从同步电路的ＶＨＤＬ描述建立这种模型的过程．由于该模型的状态转换函数是基于时钟周期的,消去了与时钟无关的大量中间变量,所以同Ｄｅｈａｒｂｅ提出的模型相比,它的状态数大大减少．若干电路的实验结果表明,该模型由于减少了状态规模,建模时间和可达性分析时间大大减少,效果十分显著．     

Control of hysteresis in smart actuators with application to micro-positioning

Hysteresis in smart material actuators makes the effective use of these actuators quite challenging. The Preisach operator has been widely used to model smart material hysteresis. Motivated by positioning applications of smart actuators, this paper addresses the value inversion problem for a class of discretized Preisach operators, i.e., to find an optimal input trajectory given a desired output value. This problem is solved through optimal state transition of a finite state machine (FSM) that corresponds to the discretized Preisach operator. A state-space reduction scheme for the FSM is developed, which significantly saves the memory and the computation time. Experimental results on micro-positioning control of a magnetostrictive actuator are presented to demonstrate the effectiveness of the proposed approach.     

Evolutionary Algorithms and Theirs Use in the Design of Sequential Logic Circuits

In this paper an approach based on an evolutionary algorithm to design synchronous sequential logic circuits with minimum number of logic gates is suggested. The proposed method consists of four main stages. The first stage is concerned with the use of genetic algorithms (GA) for the state assignment problem to compute optimal binary codes for each symbolic state and construct the state transition table of finite state machine (FSM). The second stage defines the subcircuits required to achieve the desired functionality. The third stage evaluates the subcircuits using extrinsic Evolvable Hardware (EHW). During the fourth stage, the final circuit is assembled. The obtained results compare favourably against those produced by manual methods and other methods based on heuristic techniques.     

完全自校验四余度容错系统设计

完全自校验四余度容错系统是由完全自校验电路管理一个传统的四余度容错系统组成,其中完全自校验电路的功能是用来检测冗余模块错误信息和校验电路本身的错误。错误信息指示主要依赖于错误信息输出,它可以用来产生停止信号来阻止错误的传播。校验电路内部错误产生的指示码和冗余模块错误信息无关,但是可以屏蔽冗余模块和完全自校验电路的错误。此系统具有很高的可用性和可维护性。