CMOS数字集成电路的器件设计

本文对CMOS数字集成电路提出一种比较简捷和通用的器件设计方法。采用这一方法设计的电路,已经大量用于生产,其中包括采用国际标准的电路。实践表明:该法可以省去设计工作中的繁复计算,并在性能参数方面做到一次试投成功。避免了多次试验改版,给新品研制带来较大的效益。 一、特性方程及其工艺参数 任何复杂的CMOS数字集成电路,都是由基本单元电路组成的。基本单元电路的性能,又取决于MOS晶体管的特性。采用一维模型,MOS晶体管的特性可用下列方程表示:     

Proteus在实际电路设计中的应用

电子设计中,组装调试过程复杂,效率不高。该过程中,不仅要求我们设计理论电路,而且还要求将电路焊接并调试成功。基于理论设计电路的缺陷或焊接原因导致电路调试耗时且耗材消耗过多的弊端,我们引入了Proteus仿真软件。这样,我们的理论设计电路在形成印制电路板前在Proteus软件中进行设计、仿真电路,通过软件仿真达到实际电路要求的功能后再进行焊接电路。突出了该软件在电子设计中对电路进行动态仿真的应用,验证了其实用性。     

模拟乘法器的建模及其应用

采用CAD技术和典型双极工艺完成模拟乘法器集成电路研制后建立了器件子电路模型,并添加到Pspice模型库中.在设计电路时,用户可以很方便地从模型库中调用子电路模型,提高了设计效率.以立方电路设计为例,介绍了模拟乘法器子电路的建模过程和调用方法.     

调频式开关电源仿真模型的设计与仿真

对复杂电路进行仿真分析时,利用函数模块代替部分电路来设计仿真模型,是一种行之有效的建模方法.在Multisim环境下,对调频式开关电源的仿真模型进行了设计与实现,并对电路的工作原理进行了仿真分析.     

采用全局互连线随机模型的硅物理不可克隆函数的设计

物理不可克隆函数（PUF）是一种新颖的从复杂物理系统中提取“秘密”的技术方法,有望在移动设备身份鉴别、密钥的生成和存储等诸多领域得到广泛应用．现有的硅PUF电路仅考虑了片上逻辑器件延时,而忽视了已经作为时序模型主导因素的全局互连延时,不符合物理电路的实际．本文在PuF的构造中考虑到IC加工工艺的变化性并结合互连延时模型,提出了一种新型的PUF电路．仿真实验是在SynopsysHspice（2-2010模拟设计平台上完成的,测量了PUF电路的片间差异和片内差异参数,评估了128位的PUF电路的性能．实验结果表明所设计的PUF电路是可行的,有望应用于移动计算身份鉴别和核心芯片防护．     

网络、滤波、滤波器

设计并采用单阈值1V,0.5μm CMOS 工艺实现了一种便携式视频设备用的低功率32阶数字滤波器。该设计结合了传统 CMOS 和导通晶体管电路,电路尺寸和能量节省之间进行了折衷和优化。经测试,该电路进行一次四次方计算消耗了330皮焦耳的能量,这表示复杂数字信号处理(DSP)可用单阈值低电压工艺来取代传统采用的多阈值工艺。参7     

采用RDF的硅物理不可克隆函数设计与评估

利用65 nm CMOS制造工艺下的随机掺杂涨落(RDF)模型,建立起随机路径延时模型,通过修改台积电(TSMC) 65 nm低k电介质工艺器件模型库参数,完成了仲裁器型PUF电路的设计和评估.实验在Synopsys Hspice C-2010模拟设计平台上完成,测量了PUF电路的片间差异和片内差异参数,评估了128位PUF电路的性能.与实测电路参数的对比结果证明了该方法的有效性.     

基于RSM和均匀试验的IC成品率设计方法

本文给出了一种基于均匀试验设计的响应表面模型，同时得到该模型在VLSI集成电路参数成品率中的优化方法。本方法首先对电路的关键参数进行扫描，确定满足电路基本性能时的参数变化范围。在此范围内，可对电路参数进行以数论方法为基础的均匀试验设计和建立响应表面。对拟合得到的响应表面模型进行CV拟合检验，求出最佳的电路设汁值。本方法适用于集成电路的工艺、器件和电路级的模拟。     

高性能运算放大器的设计

本文讨论了当前各种运放的电路结构,设计一种基于telescopic结构的增益推进式运算放大电路,该电路具有高的开环增益和带宽.电路基于umc0.18um CMOS工艺模型,采用Hspice工具对该设计进行仿真验证.     

薄膜工艺制造误差对电路性能的影响

薄膜工艺具有加工高精度图形的能力,广泛应用于微波毫米波电路中。在设计薄膜滤波器等无源电路时,为了降低分析、计算难度,常采用理想模型,未考虑工艺制造误差及材料特性等影响,造成了实测值与计算结果有一定偏差。为了提高薄膜电路设计的准确性,对设备、人员相对稳定的薄膜工艺线各主要工序制造误差进行分析,通过大量实测数据,统计出了该工艺线制造误差范围,常规线宽偏差±4.5μm以内,关键线宽可控制在±2.0μm以内,线条厚度误差±20%以内。根据工艺制造能力,构建电路的三维多参数仿真模型,与理想模型进行对照,给出了薄膜工艺制造误差对滤波器电性能的影响,为今后准确设计滤波器等无源电路提供了有力的指导。应用结果表明,多参数模型与实测结果更为接近。     

基于补偿电路的SRAM读操作跟踪电路设计

在传统静态随机存储器（SRAM）读操作跟踪电路中,生产工艺和温度的偏差会直接影响到对SRAM中存储数据的正确读取。因此,在本文中,我们采用工艺拐点补偿和温度补偿的方法,设计出了新型SRAM读操作跟踪电路。所设计跟踪电路,通过在不同工艺拐点和不同温度的情况下,对时序追踪字线DBL补偿不同大小的电流,从而减小灵敏放大器输入位线电压差对工艺拐点和温度的敏感度。有效减小了工艺拐点和温度对于SRAM读操作的影响,提高了SRAM的良率。基于SMIC 40nm CMOS工艺,对上述读操作跟踪电路进行了仿真,并且分别对补偿前后进行了10000次蒙特卡罗仿真与比较,仿真结果验证了所设计电路的可靠性和有效性。     

IC工艺流程检测

随着IC电路技术的快速发展，其设计制造技术也越来越复杂。对如何检测、监控工艺制造过程（包括设计）中的物理、工艺、器件等特性、参数，是本文所介绍的主要内容。     

一种实用的用于音频功放的带隙基准电路

基于传统的带隙基准电路结构,设计了一种实用的结构简单的带隙基准电路,为音频功率放大器提供基准电压,同时设计一启动电路,能快速地使基准电压建立。设计采用0.18μm 1P4M BCDMOS工艺,电源电压是音频功率放大器中低压差线性稳压器输出的3.3 V。Cadence Spectre仿真表明,tt模型下,室温输出1.26417 V,不同工艺角模型下,温度在-40～150°C内变化,基准电压有5%的偏差。     

SRAM 6T存储单元电路的PSPICE辅助设计

首先从双稳态电路入手,分析了SRAM 6T单元电路的工作原理和设计要求。基于实际工艺下MOS晶体管的SPICE模型,给出了一组可行的设计参数。用PSPICE对设计出的6T存储单元进行了功能验证。     

砷化镓8Bit ADC电路的抗辐射设计和辐照试验研究

砷化镓模数转换器(ADC)具有良好的电性能和耐辐照能力,广泛应用于各种领域,尤其是航空航天领域.电路的抗辐射能力与设计和工艺密切相关,在前期对电路进行辐照试验基础上,针对电路设计和工艺制造进行大规模集成电路的抗辐射研究,改进电路的设计和工艺制造技术,提高电路的抗辐射能力.本文主要对该电路的设计、工艺研究和γ总剂量辐照试...     

实用线性IC电路模拟系统的开发

本文介绍了可广泛用于IC电路设计的线性IC电路模拟系统。主要叙述了电路模拟软件实用功能设计,新的器件模型的建立;叙述了把电路模拟与实际工艺结合起来的参数提取程序的设计。     

一种频率合成器的建模优化与电路设计

根据数模混合集成电路系统级和行为级快速验证的需求,设计了一种卫星导航系统射频接收机前端的频率合成器。传统行为级模型一般是基于理想环路进行参数提取,误差较大。为此,首先,分别利用MATLAB和Verilog-AMS对频率合成器建立理想行为级模型与非理想行为级模型,并根据行为级模型提取与优化的环路参数,采用SMIC 180 nm CMOS工艺设计仿真电路级频率合成器;其次,建立MATLAB噪声模型,对电路级各个模块的噪声进行拟合,评估频率合成器系统的整体噪声性能。所提出的频率合成器设计方法对电路级设计具有前瞻性的指导,并有助于电路级的设计优化。     

2.5Gbps发接器系统均衡器电路的设计

采用片上可编程均衡技术 ,设计了用于数据率为 2 .5 Gbps发接器系统接收端的均衡器电路。电路采用 0 .1 8μm标准 CMOS工艺和 1 .8V单电源。用 UMC模型 Cadence Spectre S软件进行了仿真 ,电路在 0～1 2 5°C范围内 ,三种工艺角和电源电压变化± 1 0 %的条件下能够正确地工作。在 1 .8V电源、75°C和 tt工艺角条件下 ,电路的总功耗为 40 m W。     

MOSFET失配的研究现状与进展

特定工艺条件下的器件失配程度限制了射频／模拟集成电路的设计精度和成品率。电路设计者需要精确的MOSFET失配模型来约束电路优化设计,版图设计者需要相应的设计规则来减小芯片失配。本文介绍了MOSFET失配的基本概念;回顾了MOSFET模型的研究进展及相关的版图设计技术、计算机仿真方法;总结了MOSFET失酉己对电路性能的影响及消除技术。最后探讨了MOSFET失配的研究趋势。     

14位100 MHz流水线ADC行为级建模与仿真

传统的基于Matlab/Simulink的高速高精度流水线ADC模型对电路设计具有指导作用,但是与实际电路存在一定的差距.为了提高模型的准确性,通过分析折叠式增益增强型运放的特点,建立基于SMIC 0.18 μm混合CMOS工艺的运放传输函数和相对符合实际的数学模型.将运放建模分析结果与采用同一工艺设计的实际电路仿真结果进行对比,验证了模型的有效性.在考虑实际电路中各种非理性因素的情况下,建立14位100 MHz流水线ADC模型,给出了理想情况下与添加非理想因素后流水线ADC模型的输出指标,对实际电路的设计具有指导意义.