大规模集成电路互连线的串扰估计

建立了一个基于电阻和电容的串扰分析模型,给出了干扰信号为线性倾斜信号时串扰的时域响应公式,得出了串扰峰值的估计公式,明确了干扰信号上升沿、互连线的电阻和耦合电容等对串扰的影响,并且利用Hyperlynx软件包进行仿真,仿真结果证明了理论分析的正确性.     

高速数字电路PCB中串扰问题的研究与仿真

针对高速数字电路PCB中传输线间串扰的严重性,从精确分析PCB中串扰噪声的角度出发,在传统的双线耦合模型的基础上,采用了一种三线串扰耦合模型。该模型由两条攻击线和一条受害线组成,两条攻击线位于受害线的两侧,线间采取平行耦合的方式。利用信号完整性仿真软件Hyperlynx对受害线上的近端串扰噪声和远端串扰噪声进行了仿真。仿真结果表明,不同的传输模式和传输线类型、信号层与地平面的距离、耦合长度、传输线间距和信号上升/下降沿等因素会对受害线上的近端串扰和远端串扰产生较大的影响。在分析仿真结果的基础上,总结出了高速PCB设计中抑制串扰的有效措施,对高速数字电路设计有一定的指导意义。     

单端接地屏蔽电缆低频耦合干扰分析与仿真

为分析线路单端接地时的信号低频干扰问题,基于有限元软件Ansys分析了屏蔽层周围空间的电磁场分布,以及地表电位对芯线串扰电压的影响,通过仿真求得了多导体系统的耦合电容,建立了低频信号下传输线的电路模型。分析了屏蔽层电位、屏蔽层与两芯线耦合电容的差值、信号源输出阻抗对芯线串扰电压的影响,给出了线缆串扰电压的计算公式,并对比了一起轻型轨道衡工频干扰事故的实测数据,验证了理论的正确性。     

非均匀传输线间的串扰研究

应用时域有限差分法对非均匀传输线间的串扰耦合进行分析。基于细线散射的时域有限差分法分析非均匀结构时,采用阶梯式均匀传输线模型,对非均匀传输线进行分段逼近。针对不等长、线径变化、非平行线和交叉线4种情况分析其参数变化对串扰的影响。研究表明：不等长电缆超出部分长度对串扰耦合幅度影响较小,对谐振频率影响较大;电缆线径的变化对其串扰耦合影响较小;非平行线和交叉线的角度对电缆间串扰的影响较大。     

基于高频高速PCB应用的新型差分线结构

本文通过分析高频高速PCB上串扰产生的机理,以两条传输线之间的耦合电容和耦合电感等作为优化的参量,提出了一种改善信号串扰的差分线结构———T型差分传输线,采用正交实验方法研究 T型差分传输线结构的多个参数对远端串扰的影响,得出了改善信号远端串扰的最优组合方案,确定了这些参数对改善串扰的重要程度及主次顺序,利用HFSS对T型差分传输线和Tabbed Line进行仿真对比分析,仿真结果表明 T型差分传输线改善串扰的效果明显优于Tabbed Line。     

一种65nm CMOS互连线串扰分布式RLC解析模型

基于65nm CMOS工艺,综合考虑电容耦合与电感耦合效应,提出了一种互连线耦合串扰分布式RLC解析模型.采用函数逼近理论与降阶技术,在斜阶跃输入信号下,提出了被干扰线远端的串扰数值表达式.基于65nm CMOS工艺,对不同的互连耦合尺寸下的分布式RLC串扰解析模型和Hspice仿真结果进行了比较,误差绝对值都在2.50%内,能应用于纳米级SOC的计算机辅助设计.     

一种65nm CMOS互连线串扰分布式RLC解析模型

基于65nm CMOS工艺,综合考虑电容耦合与电感耦合效应,提出了一种互连线耦合串扰分布式RLC解析模型.采用函数逼近理论与降阶技术,在斜阶跃输入信号下,提出了被干扰线远端的串扰数值表达式.基于65nm CMOS工艺,对不同的互连耦合尺寸下的分布式RLC串扰解析模型和Hspice仿真结果进行了比较,误差绝对值都在2.50%内,能应用于纳米级SOC的计算机辅助设计.     

高速PCB中传输线串扰的研究与仿真

文章分析传输线串扰形成机理,使用Hyperlynx仿真软件构建串扰模型,分析影响近端串扰和远端串扰饱和的因素。仿真结果表明,传输线类型及耦合长度、线间距、攻击线数目、信号上升/下降时间、介质厚度、介电常数等因素对近端串扰和远端串扰均产生较大影响。最后在理论及仿真结果的基础上,总结出高速PCB设计中抑制串扰噪声的实用措施,具有一定的工程指导意义。     

基于时域BLT方程的插槽对微带线间串扰分析

紧密放在印制电路板上的多条微带线之间会产生串扰,这是电磁干扰领域一个非常重要的问题,而接地插槽则会对微带线间的串扰产生影响,所以研究接地插槽对微带线间的串扰影响也是非常重要的。在本文中,使用时域BLT方程结合FDTD方法分析微带线间的时域串扰,将其结果与仿真结果进行了比较,验证了该方法的准确性,并分别改变槽的宽度和长度来分析微带线之间串扰的影响。分析结果表明:微带线间的串扰随着槽的宽度增大而增加,微带线间串扰的时间范围随着槽的长度增大而增大。     

动车组供电母线与传感器信号线间串扰仿真

为了定量研究动车组电源线对速度传感器信号线缆的串扰影响,提出了基于时域有限差分理论的耦合模型。基于该模型,在电源线上施加电快速瞬变脉冲群干扰,分析速度信号受扰后的失真情况,并通过仿真定量地分析了脉冲群的重复频率对速度传感器信号线内所传输的信号的影响,得出速度信号的误差与脉冲群的重复频率成线性关系的结论。     

IC中多余物缺陷对信号串扰的定量研究

该文研究了铜互连线中的多余物缺陷对两根相邻的互连线间信号的串扰,提出了互连线之间的多余物缺陷和互连线之间的互容、互感模型,用于定量的计算缺陷对串扰的影响。提出了把缺陷部分单独看作一段RLC电路模型,通过提出的模型研究了不同互连线参数条件下的信号串扰,主要研究了铜互连线的远端串扰和近端串扰,论文最后提出了一些改进串扰的建议。实验结果证明该文提出的信号串扰模型可用于实际的电路设计中,能够对设计人员设计满足串扰要求的电路提供指导。     

Modelling of coupled interconnect lines for integrated circuits

A coupled interconnect model is developed using even mode and odd mode capacitance analysis. Signal coupling is presented in terms of interconnect width, substrate thickness, interconnect line spacing, and frequency. Picosecond photoconductor based measurements of coupled transmission lines on the integrated circuit support the even and odd mode signal transmission simulation results. SPICE circuit simulation is used to demonstrate the model utility and explore the sensitivity of the self- and mutual capacitances and inductances in signal crosstalk.     

集成电路互连线串扰的模型与分析

针对集成电路中互连线之间的串扰问题,建立了一个基于电阻和电容的串扰分析模型,给出了干扰信号为线性倾斜信号时串扰的时域响应公式,并得出了串扰峰值的估算公式,明确了干扰信号上升沿对串扰的影响。利用该公式,能对全局互连性能的影响做出正确的估计,在互连布局前预先进行路由规划和资源选择。     

一种新的集成电路互连线串扰模型和估计公式

建立了一个考虑分布电阻,分布电容的互连线混П模型,在这个模型的基础上,分析了终端在最坏条件下的串扰响应,并推导了三阶S域系数的精确表达式,最终,获得了一个新的互连线串扰响应的估计公式,通过与SPICE模拟的结果相比较,该文的模拟结果非常接近实际电路的串扰响应,与相关文献所发表的结果相比较,该模型更符合实际情况,结果也更精确。     

静态串扰噪声识别算法

传统的静态串扰噪声识别算法只验证耦合电容和噪声幅值信息，没有考虑噪声宽度对电路逻辑功能的影响，所以给出的结果过于保守，导致设计收敛的时间被延长。文章在传统算法的基础上增加了噪声宽度这一识别指标，克服了以往算法结果过于保守的缺点。实验表明，通过验证噪声幅值和宽度指标，算法准确地识别出对电路逻辑功能产生影响的静态串扰噪声，为IC设计的后端优化提供了准确信息。     

O/sup 2/ABA: a novel high-performance predictable circuit architecture for the deep submicron era

Current VLSI design techniques focus on four major goals: higher integration, faster speed, lower power, and shorter time-to-market. These goals have been accomplished mainly by deep submicron (DSM) technology along with voltage scaling. However, scaling down of feature size causes larger interwire capacitance which results in large crosstalk between interconnects. In this paper, we propose a novel predictable circuit architecture, named "optimized overlaying array-based architecture" (O/sup 2/ABA), especially suited for the deep submicron regime. O/sup 2/ABA achieves reduction in crosstalk by considering the current directions and by reducing interwire capacitance. The introduction of "unit cell" leads to regularity, which makes the performance predictable even before layout, and shortens design time. O/sup 2/ABA is compared with other design styles, such as custom design and standard cell approach, in terms of coupling capacitance, area, and delay.     

Vector S-parameter measurements of the superconductingvortex flow transistor

Vector S-parameter measurements of the superconducting vortex flow transistor (VFT) are presented. The measurements were obtained for frequencies up to 100 MHz on VFTs that had a calculated transmit-time cutoff frequency of 5 GHz. An equivalent circuit model that includes calculations of the VFT transresistance, input inductance, and feedthrough capacitance is derived from these measurements. The measurements are limited to an upper frequency of 100 MHz due to crosstalk in the low-impedance system     

互连线串扰耦合噪声的ABCD矩阵模型

高频互连线间的相互耦合和相互感应是产生串扰的一个重要因素。已有文献利用二端口网络ABCD矩阵从理论上求出了耦合互连线阶跃响应,但该方法对互感描述不准确,导致计算复杂,且对串扰耦合噪声的估计不够准确。该文根据互感的基本定义,修改了原模型中互感的表示方法,提出了一个新的ABCD矩阵级联模型,对LTCC工艺互连线的串扰耦合噪声进行分析,并将得到的ABCD模型分析结果与ADS软件的仿真结果对比,验证了改进的ABCD模型的准确性。     

Traces in proximity to gaps in return planes

Coupling between circuitry on printed circuit boards can be mitigated by a variety of well-known techniques. One such technique is to isolate circuitry in different areas of the printed circuit board by strategically placing a gap in the signal return plane. However, this technique is only effective at reducing common-impedance coupling, which is generally not a significant coupling mechanism at frequencies above 1 MHz. This paper investigates the effect of a gap located between and parallel to adjacent microstrip traces. The effect of the gap on the mutual inductance and mutual capacitance is evaluated. Laboratory measurements and numerical simulations show that gaps in the return plane are ineffective at reducing inductive and capacitive crosstalk in most configurations, and in some cases they increase the mutual coupling between printed circuit board traces.     

高密度封装中互连结构差分串扰建模与分析

针对传统模型存在较大分析误差的问题,提出高密度封装中互连结构差分串扰建模与分析。在对互连结构差分传输线耦合关系分析的基础上,建立了四线差分结构串扰模型。运用该模型对互连结构差分串扰中的电阻、电容以及电感进行等效分析,解决高密度封装中互连结构差分串扰问题。经试验证明,此次建立模型平均误差为0.042,满足抑制高密度封装中互连结构差分串扰问题的精度需求。