红外焦平面阵列CMOS读出集成电路的研制

介绍了一种红外焦平面阵列( IRFPA)互补金属氧化物半导体 ( CMOS)读出集成电路 ( ROIC)的研制方案 ,叙述了读出电路的电路原理及工作时序、电路参数设计、版图设计及工艺分析。电路采用电容负反馈互导放大器 ( CTIA)及相关双取样 ( CDS)结构 ,有利于减小电路的噪声。     

红外读出电路噪声优化分析

为了优化不同波段红外读出电路的噪声性能,给出了系统的CTIA结构读出电路噪声模型,分析了积分电容与积分时间对不同成分噪声的影响,得出了在不同红外波段探测下,噪声随积分参数取值的变化曲线。该优化研究将红外传感器件的物理特性光电流大小与读出电路的噪声特性联系在了一起,阐明了对于不同红外波段的探测,在一定的制造工艺范围内,积分电容都有最优的取值,且取值与探测器的并联电容有直接的关系;输出噪声与电路结构相互的影响也是不同的,CDS结构对长波读出电路噪声性能的改善优于中波读出电路。     

宽动态范围读出电路研究

为提高光电探测器的读出性能,设计的电容互阻放大器(CTIA)注入效率大于99%,线性度达99.84%。相关双采样电路(CDS)采用不同控制时序,读出电路可以工作在噪声抑制模式和两次采样模式。噪声抑制模式时读出电路平均噪声为0.91 mV,动态范围为66.85 dB,两次采样模式平均噪声为5.82 mV,动态范围扩展到90.82 dB。     

高光谱应用的带可调复位时间CDS的低噪声红外焦平面读出电路

低辐射量的高光谱应用对红外焦平面读出电路（ROIC）提出了低噪声的设计要求。相关双采样（CDS）是常用的减少噪声的结构。本文通过调节钳位和采样保持之间的时间间隔来改进CDS,可灵活消除低频噪声。采用180 nm CMOS工艺设计和制造了640×512规模、15 μm 像元中心距的读出电路。输入级集成了低噪声CTIA与本文提出的可调复位时间CDS（AICDS）,所设计的时序产生器使CDS复位时间可以延长0~270个时钟周期。通过延长复位时间减少这个时间间隔,噪声电子数可以由39 e^-减少到18.3 e^-。SPECTRE仿真结果和实验测试结果证实了提出的AICDS结构可以提升高光谱应用读出电路的噪声性能,因此可以广泛应用。     

微光CMOS图像传感器读出电路研究

高性能的信号读出电路是微光CMOS图像传感器的重要组成部分,如何降低读出电路噪声,提高读出电路输出信号的信噪比成为读出电路设计的重点。本文设计了一种高增益低噪声的电容反馈跨阻放大器CTIA（Capacitive Trans impedanceAmplifier）与相关双采样电路CDS （Correlated Double Sampling）相结合的微光探测器读出电路。在CTIA电路中,采用T网络电容实现fF级的积分电容,并通过增益开关控制,来达到对微弱光信号的高增益低噪声读出。采用CSMC公司的0.5μm标准CMOS工艺库对电路进行流片,测试结果表明：在光电流信号为20~300 pA范围内,积分时间为20μs,该电路功能良好,信噪比（SNR）达到10,能应用于微光CMOS图像传感器。     

2×8低噪声InGaAs/InP APD读出电路设计

对In0.53Ga0.47As/InP雪崩光电二极管(APD)探测器进行了特性分析.以大阵列研究为基础,结合器件特性设计了一个2×8低噪声读出电路(ROIC),电路主要由电容反馈互阻放大器(CTIA)和相关双采样(CDS)电路单元构成,并对读出电路的时序、积分电容等进行了设计.电路采用0.6 μm CMOS工艺流片,芯片面积为2 mm×2 mm,电荷存储能力为5×107个,功耗小,噪声低,设计达到预期要求.     

微测辐射热计阵列读出电路的单片集成设计

微测辐射热计阵列读出电路的单芯片集成,有利于红外焦平面阵列的智能化和红外成像系统的便携化发展.提出了一种非致冷红外焦平面阵列读出电路,基于SMIC 0.18 μmCMOS工艺,采用CTIA型单元读出电路结构,实现了偏置模块、驱动信号源模块、电流积分模块、相关双采样模块(CDS)和缓冲输出模块的单芯片集成,成功制造了1×8读出电路原型.仿真结果表明,设计的读出电路的线性度大于99％,功耗小于5 mW,适合于大面阵移植.     

非制冷红外焦平面读出电路的设计与测试分析

本文设计出了具有电容反馈互导放大器(CTIA)及相关双采样(CDS)结构的非制冷红外焦平面的读出电路,搭建了包括红外信号源和IRFPA模块、控制模块、ROIC 驱动模块和信号放大采集处理模块在内的红外焦平面阵列参数测试系统,并用此测试系统对本实验室自行研制的小规模红外焦平面阵列进行了读出电路测试、数据处理和分析,测试结果与理论标称值吻合。     

红外焦平面阵列读出电路非线性的研究

在红外焦平面阵列读出电路中,非均匀性是限制其发展的主要瓶颈之一.优化读出电路的非线性可以改善焦平面阵列的非均匀性,提高红外系统的成像质量.文章主要对电容跨阻抗放大器(CTIA)型读出电路的非线性进行研究,包括该结构的积分放大器、复位管以及采样保持电路的非线性,并在理论分析的基础上提出了优化单元电路非线性的方法,设计了一个高线性的CTIA型单元电路.具体电路采用0.5μm DPTM CMOS工艺设计,仿真结果表明该单元电路功耗低,动态范围大,线性度高达99.87%.     

面向QWIP焦平面阵列的快照模式低温读出电路

介绍了应用于GaAs/AlGaAs量子阱红外焦平面阵列的快照模式的低温读出电路的设计方法与测试结果。读出电路采用CTIA作为输入电路,提出在单元输入电路中引入内建电注入器件进行读出电路封装前测试。对读出电路的低温和低功耗进行了优化设计。基于该方法采用0.35um CMOS工艺设计制造了阵列尺寸为128×128的读出电路实验芯片。测试结果表明,读出电路能够在77K的温度下正常工作,功耗为35mW。该读出电路象元级的电荷容量为2.57×106电子,跨导系数为1.4×107Ω。分析表明,在3.3V电源电压下,当输出速率为10MHz时,实验芯片的非均匀性小于5%。     

A NEW CMOS READOUT CIRCUIT FOR VO2-BASED UNCOOLED FOCAL PLANE ARRAYS

A new CMOS readout circuit for VO₂-based uncooled FPAs is presented in this paper. The on-chip readout circuit consists of three major parts: An input circuit of BCDI structure, a column-shared integration circuit of CTIA structure, and a common CDS output circuit. The simple configuration of the input circuit makes it possible to operate more circuits in parallel, and increases the integration time and number of pixels, the column-shared integration circuit which is suitable for small pixel size provides low noise, high gain, a highly stable detector bias, and high photon current injection efficiency, and the common CDS output circuit is utilized to reduce or eliminate low-frequency noise of the readout circuit. An experimental readout chip for 50-μm-pitch 32×32 element VO₂-based uncooled FPAs has been fabricated. The measurement results of the fabricated readout chip have successfully verified its readout function and excellent performance.     

Focal-Plane Signal and Noise Model–CTIA ROIC

A method for electrooptical sensor focal plane signal-to-noise analysis is developed, which consists of coupling a reset-integrator-sampler readout model to a focal plane unit cell detector-preamp model. The combined readout integrated circuit (ROIC) model may be used to evaluate the signal and noise of visible or infrared focal plane arrays that use sample-and-hold, correlated double sampling (CDS), or other sampling schemes. The analysis developed here clears up the considerable confusion regarding CDS operation by elucidating how CDS operates on both signal and noise and explains the dependence of output 1/f noise on integration and epoch times. The reset-integrator model is then coupled to a capacitive transimpedance amplifier (CTIA) preamp model, and signal and noise formulas for imagers with CTIA-CDS ROICs are developed and used to evaluate the signal and noise of example scanning and staring focal plane arrays.     

GaAs/InGaAs量子点探测器件微光读出研究

GaAs/InGaAs量子点光电探测器,在633 nm激光辐射3.5 nW条件下,器件偏压-1.4 V时,测得响应电流8.9×10-9A,电流响应率达到2.54 A/W,量子注入效率超过90%。基于GaAs/InGaAs量子点光电探测器的高量子注入效率、高灵敏度等特点,采用具有稳定的电压偏置,高注入效率和低噪声特点的CTIA(电容互阻跨导放大器)作为列放大器读出结构,输出部分采用相关双采样(CDS)结构去除系统和背景噪声。实验结果表明,在3.5 nW的微光辐射下,器件偏压为-2.5 V时,50μm×50μm像素探测器与读出电路互联后有7.14×107V/W的电压响应率。     

干涉式大气垂直探测仪读出电路研究

干涉式大气垂直探测仪是风云4号气象卫星的重要有效载荷,用于获取大气的多种三维信息。成功设计了一款适用于干涉式大气垂直探测仪的红外焦平面读出电路。电路采用CTIA注入级结构,积分电容4档可选。并且工作方式灵活,同时采用相关双采样结构有效地降低了电路输出噪声。电路使用CSMC 0.5 m 2P3M 5 V工艺流片,电路测试结果符合理论设计预期,噪声小于0.14 mV,动态范围达到85.6 dB。耦合中波HgCdTe探测器测试正常,噪声小于0.43 mV,动态范围达到75.6 dB,符合干涉式大气垂直探测仪红外焦平面要求。     

光电传感器读出电路的参数可调控制研究

基于电容反馈互导放大器和相关双采样结构的读出电路原理,分析了电路中控制信号的时序关系,设计了参数可调的时序控制电路.应用Cadence进行电路仿真和版图设计优化,通过流片、测试,证明参数可调的时序控制电路能有效调节参数,易于控制,适用于具有该读出结构的读出电路.     

红外焦平面CMOS单元读出电路

研制出一种 Ｃ Ｍ Ｏ Ｓ 差分放大器组成的电容反馈互导放大器（ Ｃ Ｔ Ｉ Ａ） 型红外焦平面读出电路,其输出端带有相关双取样（ Ｃ Ｄ Ｓ） 电路。对读出电路的注入效率进行了计算机模拟。介绍了器件的设计与工艺分析。实验结果表明,在７７ Ｋ 下,读出电路的动态范围为６６ ｄ Ｂ,功耗典型值为０ ．５３ 毫瓦／ 位     

读出电路的输出摆幅和线性范围研究

焦平面读出电路的一种常用结构是以电容跨阻抗放大器(CTIA)作为输入级，相关双采样(CDS)方式提取信号并抑制噪声，源跟随器方式输出信号。本文比较了在不同的采样开关管和源随器组合方式下，电路的输出摆幅和线性范围的变化。并通过分析不同类型的开关管和源随器的输入输出特性，指出了这种变化的原因。最后得出结论，应当根据积分电容的积分端电压的变化方式，来选择适当的开关管和源随器组合，以获得最大的输出摆幅和线性范围。     

GaN基紫外探测器读出电路注入效率

读出电路的注入效率是决定紫外焦平面探测器性能的重要因素。基于GaN基p-i-n结构日盲紫外探测器以及CTIA结构读出电路的等效模型,对探测器信号读出的电荷注入效率进行了分析,得到了注入效率的表达式。分析了注入效率与积分时间、探测器等效电阻、探测器等效结电容、CTIA电路中运算放大器增益的依赖关系,并指出了放大器增益是有效影响注入效率的重要可控因素之一,可以用提高增益的方法获得更大的注入效率。设计了几种不同增益的运算放大器电路,并分别构成CTIA结构读出电路。采用GF 0.35 m 2P4M标准CMOS工艺设计电路版图并进行流片。将紫外探测器分别连接至具有不同放大器增益的CTIA读出电路并进行测试,通过对比注入效率的理论分析结果与实际测试结果,可以得知,注入效率的理论分析与实验结果吻合较好。     

包含交流耦合CTIA与数字CDS的CMOS图像传感器设计

设计了一种带隔直电容的交流耦合CTIA像元电路与数字相关双采样（DCDS）结构的CMOS图像传感器系统。在传统的CTIA像元电路中增加隔直电容,通过控制光电二极管的偏压,达到减小光电二极管暗电流的目的;同时采用片外数字CDS结构,通过在片外实现复位信号与像元积分信号的量化结果在数字域的减法,可以减小图像传感器像元的复位噪声和固定图案噪声（FPN）。基于0.35 m标准CMOS工艺对此CMOS图像传感器进行流片,像元阵列为256256,像元尺寸为16 m16 m。测试结果表明交流耦合CTIA像元电路可以将光电二极管的偏压控制在零偏点附近,此时其暗电流最小;采用了数字CDS结构后,图像传感器像元的时域噪声及固定图案噪声均有不同程度降低。