是什么延误了3-D TSV的发展？

对于堆叠器件的3-D封装领域而言，穿透硅通孔技术（TSV）是一种新兴的技术解决方案。将器件3-D层叠和连接可以进一步加快产品的时钟频率、降低能耗和提高集成密度。由于3-D TSV技术有助于提高产品电学性能、解决内存延时问题、降低芯片功耗和噪声，它能够在许多领域获得运用。包括高带宽内存与逻辑器件的界面应用等在内的特殊需求领域已经成为推动TSV技术发展的主要动力。     

后摩尔时代的封装技术

介绍了在高性能的互连和高速互连芯片(如微处理器)封装方面发挥其巨大优势的TSV互连和3D堆叠的三维封装技术。采用系统级封装(SiP)嵌入无源和有源元件的技术,有助于动态实现高度的3D-SiP尺寸缩减。将多层芯片嵌入在内核基板的腔体中;采用硅的后端工艺将无源元件集成到硅衬底上,与有源元件芯片、MEMS芯片一起形成一个混合集成的器件平台。在追求具有更高性能的未来器件的过程中,业界最为关注的是采用硅通孔(TSV)技术的3D封装、堆叠式封装以及类似在3D上具有优势的技术,并且正悄悄在技术和市场上取得实实在在的进步。随着这些创新技术在更高系统集成中的应用,为系统提供更多的附加功能和特性,推动封装技术进入后摩尔时代。     

3D TSV测试的挑战和潜在解决方案(英文)

3D硅通孔技术增加电路密度、降低功耗、提高带宽的优势在业内已得到广泛的认可。随着3D TSV技术的迅速发展,对于测试成本的优化就显得尤为突出,现有的测试方法已提出了很多挑战3D TSV技术的解决方案。提出了一种不同的应对3D TSV测试技术挑战的完整的3DTSV测试解决方案,其中某些方面涉及到3D TSV测试的前沿技术,而且也是唯一面向3D TSV测试特定的解决方案。最后,给出了一些采用完整3D TSV测试中其余的挑战。     

TSV的工艺缺陷诊断与分析

随着3D集成封装的发展,硅通孔(TSV)成为实现3D堆叠中最有前景的技术之一.通过通孔和微凸点实现上下堆叠IC之间的垂直电连接,先进的TSV技术能够满足3D SIP异构集成、高速宽带、小尺寸及高性能等要求.然而,作为新型互连技术,TSV技术面临许多工艺上的困难和挑战,其可靠性没有得到充分的研究和保证.识别缺陷、分析失效机理对TSV三维集成器件的设计、生产和使用等各环节的优化和改进具有重要作用.对不同形状、不同深宽比的TSV通孔边界层进行了微观物理分析,对通孔形状、边界层均匀性等方面进行了评价,分析了各种工艺缺陷形成的物理机制以及可能带来的失效影响.最后根据其产生的原因提出了相应的改进措施.     

硅通孔技术的发展与挑战

3D堆叠技术近年来发展迅速,采用硅通孔技术(TSV)是3D堆叠封装的主要趋势.介绍了3D堆叠集成电路、硅通孔互连技术的研究现状、TSV模型;同时阐述了TSV的关键技术与材料,比如工艺流程、通孔制作、通孔填充材料、键合技术等;最后分析了其可靠性以及面临的挑战.TSV技术已经成为微电子领域的热点,也是未来发展的必然趋势,运用它将会使电子产品获得高性能、低成本、低功耗和多功能性.     

TSV结构热机械可靠性研究综述

硅通孔(TSV)结构是三维电路集成和器件封装的关键结构单元。TSV结构是由电镀铜填充的Cu-Si复合结构,该结构具有Cu/Ta/SiO2/Si多层界面,而且界面具有一定工艺粗糙度。TSV结构中,由于Cu和Si的热膨胀系数相差6倍,致使TSV器件热应力水平较高,引发严重的热机械可靠性问题。这些可靠性问题严重影响TSV技术的发展和应用,也制约了基于TSV技术封装产品的市场化进程。针对TSV结构的热机械可靠性问题,综述了国内外研究进展,提出了亟需解决的若干问题:电镀填充及退火工艺过程残余应力测量、TSV界面完整性的量化评价方法、热载荷和电流作用下TSV-Cu的胀出变形计算模型问题等。     

堆叠结构BGA焊接可靠性评价方法

设计了基于实时监测菊花链拓扑结构动态电阻的叠层球栅阵列封装(BGA)焊接可靠性评价方法,使用该方法研究叠层器件BGA焊接互连结构的环境可靠性.以基于硅通孔(TSV)技术的BGA互连的硅基双层器件为例,首先通过有限元仿真确定叠层器件各层焊点在-55～125℃条件下的应变和应力,并根据应变和应力将每一叠层焊点划分为敏感焊点和可靠焊点;然后将敏感焊点通过器件键合焊盘、键合丝、TSV、垂直过孔、可靠焊点和PCB布线相连接形成菊花链.由于敏感焊点是菊花链的薄弱环节,可以通过监测菊花链电阻变化来研究叠层器件的环境可靠性,并以此为基础设计了堆叠结构BGA产品焊接可靠性试验系统.该方法简单高效,能快速解决常规失效分析方法无法检测的BGA虚焊接、微小缺陷等问题.     

基于硅通孔技术的3D IC

基于硅通孔(TSV,Through Silicon Via)技术的3D IC是一种系统级架构的新方法,内部含有多个平面器件层的叠层,并经由穿透硅通孔在垂直方向实现相互连接。采用这种方式可以大幅缩小芯片尺寸,提高芯片的晶体管密度,改善层间电气互联性能,提升芯片运行速度,降低芯片的功耗。在设计阶段导入3D IC     

基于热电耦合激励的TSV三维封装内部缺陷识别方法研究

由于硅通孔互连(Through Silicon Via,TSV)三维封装内部缺陷深藏于器件及封装内部,采用常规方法很难检测.然而TSV三维封装缺陷在热-电激励的情况下可表现出规则性的外在特征,因此可以通过识别这些外在特征达到对TSV三维封装内部缺陷进行检测的目的 .文章利用理论与有限元仿真相结合,对比了正常TSV与典型缺陷TSV的温度分布,发现了可供缺陷识别的显著差异.分析结果表明,在三种典型缺陷中,含缝隙TSV与正常TSV温度分布差异最小;其次为底部空洞TSV,差异最大的为填充缺失TSV.由此可知,通过检测热-电耦合激励下的TSV封装外部温度特征,可实现TSV三维封装互连结构内部缺陷诊断与定位.     

应用材料投身TSV技术研发

看好未来3DIC市场的发展,应用材料日前宣布将加强投入通孔硅（TSV）技术的研发。由于包括DDR4、DRAM及通信芯片的尺寸要求微缩、但速度要求更快、功能要求更强大,因此3DIC需求飞速提升,也带动了TSV技术未来的发展。     

基于边沿延时翻转的绑定前硅通孔测试方法

硅通孔（Through-Silicon Via,TSV）在制造过程中发生开路和短路等故障会严重影响3D芯片的可靠性和良率,因此对绑定前的TSV进行故障测试是十分必要的.现有的绑定前TSV测试方法仍存在故障覆盖不完全、面积开销大和测试时间大等问题.为解决这些问题,本文介绍一种基于边沿延时翻转的绑定前TSV测试技术.该方法主要测量物理缺陷导致硅通孔延时的变化量,并将上升沿和下降沿的延时分开测量以便消除二者的相互影响.首先,将上升沿延时变化量转化为对应宽度的脉冲信号;然后,通过脉宽缩减技术测量出该脉冲的宽度;最后,通过触发器的状态提取出测量结果并和无故障TSV参考值进行比较.实验结果表明,本文脉宽缩减测试方法在故障测量范围、面积开销等方面均有明显改善.     

基于云模型进化算法的硅通孔数量受约束的3D NoC测试规划研究

针对硅通孔(TSV)价格昂贵、占用芯片面积大等问题,该文采用基于云模型的进化算法对TSV数量受约束的3维片上网络(3D NoC)进行测试规划研究,以优化测试时间,并探讨TSV的分配对3D NoC测试的影响,进一步优化3D NoC在测试模式下的TSV数量。该方法将基于云模型的进化算法、小生境技术以及遗传算法的杂交技术结合起来,有效运用遗传、优胜劣汰以及保持群落的多样性等理念,以提高算法的寻优速度和寻优精度。研究结果表明,该算法既能有效避免陷入局部最优解,又能提高全局寻优能力和收敛速度,缩短了测试时间,并且优化了3D NoC的测试TSV数量,提高了TSV的利用率。     

T字型硅通孔不同位置界面裂纹扩展研究

硅通孔(TSV)技术是实现三维封装的关键技术.随着技术发展,TSV被设计成多种不同结构.以T字型TSV为研究对象,仿真分析了两种温度载荷下T字型TSV中产生的热应力及其分布情况.以此为基础,通过计算裂纹尖端能量释放率,研究了T字型TSV中3个不同位置的界面裂纹失效扩展.结果 表明,T字型TSV中钉头的存在改变了铜/硅/钉头三重连接处和硅材料顶部钉头外周边界条件,在这两处易产生应力集中现象.与完全填充TSV结构相同位置的垂直裂纹相比,T字型TSV中垂直裂纹能量释放率明显下降.另外,T字型TSV中水平向外开裂的界面裂纹扩展时裂纹尖端能量释放率最小,水平向里开裂的界面裂纹扩展时裂纹尖端能量释放率最大,更易发生失稳扩展.     

3-D TSV芯片开始起步

IBM在其T．J．Watson研究中心和世界上的其它实验室内对3-D芯片堆叠技术进行了十多年的研究之后，目前开始在其生产线上使用穿透硅通孔（through-siliconvia，TSV），或叫做through-via，来制造芯片。“蓝色巨人”计划在今年晚些时候为客户提供样品芯片，并希望在2008年将TSV技术投入量产。     

三维集成封装中的TSV互连工艺研究进展

为顺应摩尔定律的增长趋势,芯片技术已来到超越"摩尔定律"的三维集成时代。电子系统进一步小型化和性能提高,越来越需要使用三维集成方案,在此需求推动下,穿透硅通孔(TSV)互连技术应运而生,成为三维集成和晶圆级封装的关键技术之一。TSV集成与传统组装方式相比较,具有独特的优势,如减少互连长度、提高电性能并为异质集成提供了更宽的选择范围。三维集成技术可使诸如RF器件、存储器、逻辑器件和MEMS等难以兼容的多个系列元器件集成到一个系统里面。文章结合近两年的国外文献,总结了用于三维集成封装的TSV的互连技术和工艺,探讨了其未来发展方向。     

基于双面盲孔电镀的硅通孔工艺研究

针对当前微机电系统(MEMS)发展对小型化封装的需求,设计了一种高可靠性、低成本、高深宽比的硅通孔(TSV)结构工艺流程。该工艺流程的核心是双面盲孔电镀,将TSV结构的金属填充分为正、反两次填充,最后获得了深度为155 μm、直径为41 μm的TSV结构。使用功率器件分析仪对TSV结构的电学性能进行了测试,使用X光检测机和扫描电子显微镜(SEM)分别观察了TSV结构内部的缺陷分布和填充情况。测试结果证明,TSV样品导电性能良好,电阻值约为1.79×10-3 Ω,孔内完全填充,没有空洞。该研究为实现MEMS的小型化封装提供了一种解决方法。     

AVIZA提供“一站式”TSV制程解决方案

更强的功能、更小的体积、更低的成本驱动着半导体3D集成技术的广泛应用,其中穿透硅通孔(TSV)更是其中的热门方案。面向3D TSV技术的研发,AVIZA Technology公司日前推出了业内首套200/300mm集群系统Versalis fxP,将刻蚀、CVD、PVD系统整合在同一工艺平台,提供一站式解决方案。     

蚀刻设备的现状与发展趋势

概述了蚀刻技术与设备的现状,针对32nm技术节点器件制程对蚀刻设备在双重图形蚀刻、高k/金属栅材料、金属硬掩膜及进入后摩尔时代三维封装的通孔硅技术(TSV)方面挑战,介绍了蚀刻设备的发展趋势。     

MEMS封装技术及设备

概述了进入后摩尔时代的MEMS技术,通过TSV技术整合MEMS与CMOS制程,使得半导体与MEMS产业的发展由于技术的整合而出现新的商机。主要介绍了MEMS器件封装所面临的挑战及相应的封装设备。     

考虑温度因素的3D芯片TSV容错结构设计

相比于2D芯片,3D芯片具有更高的功率密度和更低的热导率。针对散热问题,多层3D芯片一般采用具有较高热导率的铜填充硅通孔(TSV)。为提高3D芯片的成品率,在温度条件限制下,对3D芯片进行TSV的容错结构设计非常重要。分析了带有TSV的3D芯片温度模型,提出了3D芯片温度模型的TSV修复方法。根据温度要求设计总的TSV数,将这些TSV分为若干个组,每组由m个信号TSV和n个冗余TSV组成,实现了组内和组间信号的TSV修复。实验结果表明,该TSV容错结构不仅有较高修复效率,而且具有较好散热效果。