微透镜列阵成像光刻技术

介绍了一种利用微透镜列阵投影成像光刻的周期微纳结构加工方法.该方法采用商业打印机在透明薄膜上打印的毫米至厘米尺寸图形为掩模,以光刻胶作为记录介质,以微透镜列阵为投影物镜将掩模缩小数千倍成像在光刻胶上,曝光显影后便可制备出微米、亚微米特征尺寸的周期结构列阵.基于该方法建立了微透镜列阵成像光刻系统,并以制备800 nm线宽、50 mm×50 mm面积的图形列阵为例,实现了目标图形的光刻成形,曝光时间仅为几十秒,图形边沿粗糙度低于100 nm.该方法系统结构简单、掩模制备简易、曝光时间短;为周期微纳结构的低成本、高效率制备提供了有效途径.     

对胶体球光刻中单层胶体晶体曝光特性的研究

对胶体球光刻中单层胶体晶体(MCC)的曝光特性进行了研究。利用磁控溅射的方法在蓝宝石衬底上生长SiO2薄膜并旋涂光刻胶,通过固液界面自组装的方法在光刻胶上制备了单层胶体晶体。胶体球光刻利用单层胶体晶体作为微透镜阵列,通过紫外曝光的方法在光刻胶上制备微孔阵列。光刻胶上图形的周期性与胶体球的直径有关,并且大直径的胶体球的聚光性能要强于小直径胶体球,在曝光过程中随着曝光时间的增加,由于曝光量的增加以及光刻胶的漂白现象,光刻胶上微孔的尺寸也在增加。最后以曝光后的光刻胶为掩膜,将感应耦合等离子体刻蚀技术(ICP)以及湿法腐蚀相结合,制备出了图形化蓝宝石(PSS)衬底。     

光刻胶段差对光刻图形的影响与改善

TFT光刻制程中,光刻胶段差使光胶在同一个光刻平面上,各区域的光刻程度不同,严重影响着光刻图形的质量。文章从光刻胶段差对光刻图形影响的原因进行分析,根据光强在投影光刻机光刻系统中焦点附近与光刻胶内部的变化特点,推导并计算出光刻胶段差区域内光强变化量为零时,光刻系统中光刻平面所应处于的位置,同时结合当前光刻系统焦平面的位置,计算出光刻平面的调整量,并以该调整量对当前光刻平面进行调整。结果表明:对于极限分辨率为2.41μm的投影光刻机,要使厚0.52μm的光刻胶段差内光强变化量为零,光刻平面调整量为9.434 42μm,且对光刻平面调整后10μm后,在DICD(Develop Inspection Critical Dimension)变化量较小的情况下,可显著改善沟道长为2.5μm的GOA(gate drive on array)区域的光刻胶残留。     

大规模集成电路制作中的光刻技术——紫外线曝光和电子束曝光

本文从实用于大规模集成电路制备的观点出发,对紫外线光刻和电子束光刻图形制作工艺中的问题进行了综述。在紫外线光刻方面,对接触曝光和投影曝光的对比、图形对准精度和正性胶图形的缺陷进行了讨论;对电子束曝光亦进行了讨论,这里包括扫描电子束曝光系统的稳定性、绘图精度、电子束光刻胶特性及其在有掩模制备和芯片直接曝光方面的应用等问题。     

衍射干涉光刻研究

光刻就是将掩模版上的图形转移到基底的过程,广泛应用于微电子、微机械领域。衍射现象是光刻工艺无法避免的问题,当掩模图形尺寸接近光源波长时,就会产生衍射干涉现象。利用这一现象,可以产生小于掩模图形尺寸的图形。采用严格耦合波分析算法对光刻过程中的衍射干涉做了仿真分析;并用karl suss MA6光刻机实现了基于掩模的干涉光刻实验,通过增加滤光片得到相干光源,增强光刻过程的衍射,形成衍射干涉,掩模版透光区域和部分不透光区域下方的光刻胶得到曝光,利用微米尺度的光栅图形,在光刻胶上产生亚微米的光栅;最后利用干法刻蚀工艺,在硅基底上加工出亚微米尺度光栅。     

适用于厚膜剥离的图形反转双层胶光刻技术

介绍了一种适用于厚膜剥离的图形反转双层胶光刻技术,采用图形反转胶和正型光刻胶,选择合适的光刻工艺形成了光刻胶倒梯形的剖面结构,可以成功剥离与胶层厚度相同的膜层,厚度可达13μm。同时对一些技术机理和关键工艺条件进行了讨论。     

质子LIGA工艺的探讨

提出采用掩模法的质子LIGA方法,即利用厚胶光刻产生掩模,然后进行质子束深度刻蚀、显影获得微结构。根据TRIM96程序进行模拟计算,该方法可以获得深度达数毫米、深宽比为30以上的微结构。利用通常的LIGA工艺制备了质子束深度刻蚀的掩模。在高能所35MeV质子加速器上进行曝光试验,结果表明,采用PMMA光刻胶具有足够的灵敏度。     

高分辨率SiNx纳米压印模板的快速制备工艺

纳米压印技术是近年来国际新兴的纳米光刻技术,具有高分辨率、高效率和低成本等优点。本文结合电子束光刻技术和干法刻蚀技术开发了简洁的纳米压印SiNx光栅模板制造工艺。为提高工艺效率,引进高灵敏度的化学放大胶NEB-22胶（负性胶）作为电子光刻胶,用电子束光刻技术在NEB-22上刻出光栅图形,再利用其作为掩膜,经反应离子刻蚀后,将光栅图形转移到氮化硅上,得到所需模板。文中详细研究了NEB-22胶的电子束光刻特性及其干法刻蚀特性,指出了它作为电子束光刻胶的优点及它相对于铬掩膜而言作为干法刻蚀掩膜的不足。     

光刻胶回流技术

本文介绍了集成电路制作过程中,采用光刻胶回流技术,提高抗蚀能力和图形边缘整齐度,以获得硅片上的光刻图形与掩模版图形几何尺寸一致性很好的效果,达到电路参数一致性好和提高电路管芯成品率的目的。同时介绍了光刻胶回流的实验条件,以及如何掌握与控制好光刻胶回流的工艺技术要点。     

纳米压印光刻技术

为了避免纳米压印光刻技术与光刻技术混淆，纳米压印光刻技术严谨的专业术语定义是：不使用光线或者辐射使光刻胶感光成形，而是直接在硅衬底或者其他衬底上利用物理学机理构造纳米级别的图形。这种纳米成像技术真正地实现了纳米级别的图形印制。     

A novel etching technology with reactive ion etching system for GaAs via-hole etching applications

A via-hole dry etching technique has been studied with manipulating RF power and gas pressures in a reactive ion etching system. These parameters were optimized into a two-step recipe. With the recipe, a sloped and smooth profile can be obtained for monolithic microwave integrated circuits and power FET applications. With the two-step etching recipe, greater than 25:1 selectivity between GaAs/photoresist and less than 10% etching deviation were obtained. Furthermore, the slope angle from the horizontal surface is less than 80/spl deg/.     

刻蚀辅助激光灰度改性技术制备硅基三维微结构

硅基三维微纳结构在红外成像与探测方面具有重要的应用价值。然而,受加工技术的限制,硅基复杂面型三维微纳结构的制备仍然是一个难题。本文提出了利用刻蚀辅助激光灰度改性技术制备硅基三维微纳结构。利用激光改性制备的硅的氧化层作为刻蚀掩膜,经过刻蚀实现灰度图形向衬底的转移。研究发现,氧化层的抗刻蚀能力可以通过激光加工参数进行调控,例如,激光功率和扫描间距。通过编程化设计的局部调控的抗刻蚀氧化层图形,刻蚀后实现了台阶状、斜面及曲面复杂三维微结构的可控制备。另外,验证了该技术在特殊面型硅基微光学器件制备中的可行性。     

基于X光移动光刻技术的PMMA微透镜阵列制备

微透镜阵列的制备已经成为微光学领域的研究热点。利用两次X光移动光刻技术,以聚甲基丙烯酸甲酯(PMMA)为正光刻胶,在PMMA基板上制造了微透镜阵列,并对其制作原理进行了详细说明。设计了制备微透镜阵列用的掩膜图形,并通过掩膜图形模拟仿真,预测了微透镜在两次移动曝光显影后的形状。第一次X光移动光刻后,理论上会得到半圆柱状三维结构;第一次光刻后将掩膜板旋转90,进行第二次移动曝光光刻,最终在PMMA基板上制备了面积为10 mm10 mm的3030个微透镜阵列,阵列中每个微透镜的直径约248m、厚度约82m。同时也研究了X光曝光量与PMMA刻蚀深度之间的关系。微透镜阵列形貌测试表明此种制备微透镜阵列的新方法是可行的。     

反应离子束刻蚀应用于光刻胶灰化技术研究

以AZl500光刻胶为例，将氧气作为工作气体的反应离子束刻蚀工艺用于光刻胶图形的灰化处理，以去除经紫外曝光-显影后光栅中的残余光刻胶。研究结果表明灰化速率有随束流密度呈线性增加的趋势。经过反应离子束刻蚀后，光栅槽底残余光刻胶被去除干净，同时线条的宽度变细，在一定程度上达到修正光刻胶光栅线条占空比的目的。用原子力显微镜检测，无光刻胶的K9基片表面在灰化工艺前后其粗糙度无明显变化。该工艺具有良好的可控性，解决了在厚基片上制作大口径衍射光学元件时残余光刻胶的去除问题。     

用于微器件加工的AZ4620厚胶光刻工艺研究

对AE4620厚胶紫外光刻工艺进行了实验研究,探讨了其工艺特性及光刻胶层的刻蚀面形与各种工艺条件的关系,提出了刻蚀高深宽比、最佳浮雕面形所需的工艺条件.通过对光刻工艺过程的研究,可为较好地控制正性光刻胶面形,制作微机械、微光学器件提供了参考依据,对微浮雕结构的深刻蚀具有重要的指导意义.     

Wet-chemical etching of (11 $$\bar 2$$ 0) ZnO films0) ZnO films

This paper describes the optimized process of wet-chemical etching of a ZnO film grown on an r-plane sapphire. Different etchants and solution ratios have been used to achieve controllable etching rate and steep etching profile. With selected etching solutions, the etching profiles of epitaxially grown ZnO films (>1.3 μm) are improved. Using Al instead of photoresist as the mask generates a steeper etching slope. Maximal 1:1 vertical/horizontal ratio (45°) has been achieved. X-ray photoelectron spectroscopy (XPS) and sheet resistance measurements show that this wet-chemical etching process has negligible influence on the modification of the physical and chemical properties of the etched surface.     

用相干激光束曝光孔点阵列图形的几种方法

将涂有光致抗蚀剂的硅片或其它光敏材料置于由多束相干光以某种方式组合构成的干涉场中,可以在大视场和深曝光场内形成孔、点或锥阵周期图形,光学系统简单廉价,不需掩模和高精度大NA光刻物镜,采用现行抗蚀剂工艺。文中介绍的双光束双曝光法得到的阵列图形周期d的极限为dm i n=λ/2,四光束单曝光的周期略大,为前者的2倍,三光束单曝光得到2/3 d周期的图形,并且图形不受基片在曝光场中位置的影响,适合大面积尺寸器件中周期图形的制作,而三光束双曝光和五光束曝光的结果是周期为2d的阵列图形,并且沿光轴方向光场随空间位置也作周期变化,适合在大纵深尺寸范围内调制物体结构。     

Robust Cu Dual Damascene Interconnects With Porous SiOCH Films Fabricated by Low-Damage Multi-Hard-Mask Etching Technology

Low-damage hard-mask (HM) plasma-etching technology for porous SiOCH film (k=2.6) has been developed for robust 65-nm-node Cu dual damascene interconnects (DDIs). No damage is introduced by fluorocarbon plasma etching irrespective of whether rigid (k=2.9) or porous (k=2.6) SiOCH films are used, due to the protective CF-polymer layer deposited on the etched sidewall. The etching selectivity of the SiOCH films to the inorganic HMs is kept high by controlling the radical ratio of carbon relative to oxygen in the etching plasma gas. However, oxidation damage penetrates the films from the sidewalls due to the O₂ plasma used for photoresist ashing. This damage is increased by the porous structure. As a result, we developed a via-first multi-hard-mask process for the DD structure in porous SiOCH film with no exposure to O ₂-ashing plasma, and we controlled the via-taper angle by RF bias during etching. We fabricated robust Cu DDIs with tapered vias in porous SiOCH film that can be applied to 65-nm-node ULSIs and beyond     

大面积非光刻纳米电极间隙的制备

A lithography-independent and wafer scale method to fabricate a metal nanogap structure is demonstrated. Polysilicon was first dry etched using photoresist （PR） as the etch mask patterned by photolithography. Then, by depositing conformal SiO2 on the polysilicon pattern, etching back SiO2 anisotropically in the perpendicular direction and removing the polysilicon with KOH, a sacrificial SiO2 spacer was obtained. Finally, after metal evaporation and lifting-off of the SiO2 spacer, an 82 nm metal-gap structure was achieved. The size of the nanogap is not determined by the photolithography, but by the thickness of the SiO2. The method reported in this paper is compatible with modern semiconductor technology and can be used in mass production.