RTR（Roll to Roll）方式制作25μm／25μmCOF精细线路的参数优化

随着电子产品小型化和液晶显示器IC封装技术的快速发展,COF（Chipon Film）技术的应用市场得到了迅速扩大。按照片式减成方法制作的线宽／线距在50μm／50μm以下的精细线路,常常会出现导线过细或断线等缺陷。论文采用目前先进的RTR（Roll to Roll）生产工艺,选用12μm钢箔、15μm干膜,使用玻璃菲林进行图形转移,并运用正交设计法对影响精细线路品质的曝光能量、显影速度、蚀刻速度、蚀刻压力等因素进行优化试验。以精细线路的线宽和蚀刻系数作为评价标准,找出最佳参数,并分析了蚀刻压力对精细线路的影响机理。将最优化参数应用到生产中,使25μm／25μm的COF精细线路的成品率提高20％。最终实现25μm／25μm的COF精细线路的小批量生产。     

半加成法制作30μm精细线路及其工艺优化

在公司制程能力为70mm/70mm的工艺条件下,运用半加成法探索进行线宽为30mm的挠性双面板精细线路制作工艺研究。通过正交试验法的L9（34）正交表设计对精细线路制作中的显影速度、显影压力、蚀刻速度、蚀刻压力四个因素进行工艺优化,确定了线宽为30mm的挠性双面板精细线路制作的最佳条件。结果表明,显影速度为主要影响因素。     

用正交试验法优化挠性单面板精细线路的工艺

在制成能力为70μm/70μm的设备上探索进行理论线间距为40μm/40μm的挠性板精细线路工艺研究过程中,用正交试验法的L9（34）正交表安排蚀刻速度、曝光能量和显影速度三因素试验。试验发现,显影速度对精细线路影响最大,其最佳工艺优化参数为A1B3C2,即蚀刻速度为5.5 m/min、显影速度为2.8 m/min和曝光能量为60 mj。     

COF（Chip on Film）30μm／30μm精细线路的研制

近年来,随着驱动IC的I/O数量日益增多,芯片I/O端的排列密度也越来越大。为了与间距日益精细的芯片I/O端相适应,COF基板的线宽/间距已经普遍降到50μm以下,尤其是某些内部引线键合(ILB)端,其线宽/间距已经减小到15μm。由于传统的减成法存在不可避免的侧蚀问题,所以用它来制作如此精细的线路存在一定难度。但是使用半加成法就能很大程度的抑制侧蚀现象,它更适合于制作非常精细的线路。文章中,介绍以铜箔厚度仅有2μm的溅射型挠性覆铜板为原材料,采用半加成法制作了最小线宽/间距分别为50μm/50μm和30μm/30μm的精细线路基板。在半加成法的差分蚀刻工艺中,选用硫酸/双氧水蚀刻液来蚀刻去除基材铜,而不是选用常用的盐酸/氯化铜蚀刻液。结果表明,半加成法具有很好的蚀刻性能,其制作出的线路横截面非常接近矩形。即使基板的线宽/间距由50μm/50μm下降到30μm/30μm,线路的横截面依然非常理想,并没有出现向梯形变化的趋势。同时,由于半加成法所需的蚀刻时间非常短,它能很好的保持线宽,使其与设计尺寸一致。     

片式减成法30μm／25μm（线宽／间距）COF精细线路的制作

随着晶片封装技术的不断发展,要求基板线路的精细度越来越高,50μm／50μm以下的COF（Chip on Flex）精细线路将成为未来发展的主流,但精细线路的制作一直是FPC生产上的难点,当线路在50μm／50μm以下时,成品率较低难以满足量产化的要求。本文中以公司的现有设备为基础,通过传统片式生产线,选用12μm铜箔作为基材、15μm干膜作为抗蚀层,使用玻璃菲林进行图形转移,同时通过表面处理、改变曝光、显影和蚀刻参数等,对30μm／25μm的精细线路进行研制,并通过金相切片测试仪、三次元测试仪、AOI（Automatic Optical Inspector）等对产品进行检查。结果显示,线宽、蚀刻系数和成品率都能达到小批量生产的要求。     

真空二流体制作35μm/35μm细线路的研究

文章尝试了采用真空二流体蚀刻试做35μm/35μm线路的可行性。经过实验证明:采用DES工艺&搭配合适的蚀刻设备,如真空二流体蚀刻机,可以把细线路制作等级提升到35μm/35μm;能获得大于3的蚀刻因子,局部区域的蚀刻因子更是高达14.99-11.82。此外,3μm铜箔可以获得集中度更高的线宽&更高的蚀刻因子。     

50μm/50μm精细线路制作探讨

随着未来手机及数码相机等3G/4G产品的轻、薄、小型化与多功能化发展趋势，线路的精细化程度逐步转向亚微观、微观的微米级尺度，线路的精密要求也大大提高。文章通过典型的三阶三压板的制作过程，从物料选择、设备选择、线路解析度、蚀刻均匀性控制、面铜均匀性控制、线路补偿等方面探讨50μm/50μm精细线路HDI板最佳制作方法，对细线路的制作有一定的参考价值。     

日立公司开发0.5μm CMOS门阵列

日立制作所开发耗散功率1．2μW、工作频率100MHz、0．5μPrnCMOS门阵列IIG72G系列，并从1994年6月开始销售。该系列最大使用门数约50万门，工艺采用0．SHrn三层AI布线，申源电压为2．7V、3．3V时的门速度为0．Zns，与以前该公司产品相比速度提高1．5倍，耗散功率为1．ZZ。W，与该公司的产品相比减少1／2左右。封装采用QFP和PG八，也在研制BGA的封装，50万门的JI：IG72G6677／为］2万日元（购买1000个时的单价）。日立公司开发0.5μm CMOS门阵列@一凡…     

NEC公司研制成0.13μm腐蚀技术

据报道,NEC公司已研制O．13Urn的Sic。腐蚀技术。以前,随着微细化进展,腐蚀速度下降,存在效力下降的问题。例如,腐蚀孔的速度,在孔径0．25Pm时约为0．4Urn／ban,而孔径O．13pm时,下降为O．ZI。m／ndn。现在,这个问题已解决,0．13Pm的腐蚀速度与O．万卢m尺寸的腐蚀速度相同。另外,可省去了以前使用于腐蚀气体的PFC。具体来讲,把腐蚀气体从CJ。变换成CFJ和CI4ONEC公司研制成0.13μm腐蚀技术@一凡     

0·35μmASICI艺技术

据《SemiconductorWorld》1995年第6期报道，日立制作所和VLSI公司已共同开发成0·35μm尺寸的ASIC工艺技术。这种新技术，在电源电压2．2V—3．6V下，门速度可达110ps，耗散功率为7μW／G·MHz。采用5层金属布线技术，最大的集成度为500万门，工作频率为250MHz以上。布线间距为1．4μm，与1．6μm布线间距相比，集成度提高1．3倍。最大管脚数为1280。0·35μmASICI艺技术@陈兆铮     

迎接0.25μm生产的曙光

半导体工业的发展速度比预测的更快，到1997年末0．5μm的工艺技术可进入生产阶段，1999年达到0．18μm的生产水平。第一个4GbDRAM在二月份展现。1997年底将出现最新修订的发展里程。1997年将有50个新Fab处在建造和安装阶段。300mm硅圆片生产技术很快实现。     

0.25μm结构多层布线互连的间隙填充技术

随着集成电路设计规则正在向0．25μm缩小，提出了改进窄间隙填充、局部平坦化的工艺技术的要求。各种间隙填充淀积和深腐蚀（etchbcck）技术，当图形尺寸缩小到0．35μm左右时。使电路成本和／或族性能受到了影响。直至最近。旋转涂复的硅氧烷（SOG）在0．8μm器件设计规则下．在狭窄的金属间隔（≤0．4μm）中开始观察到空穴时也已经达到了间隙填充的极限。但是，现在已有新的SOG系列（AlliedsignalAccuglassT－14）使间隙填充工艺适用于0．25μm设计规则。一、间隙尺寸金属一互间距随每个设计规则而变化（表1）。间隙尺寸与CVD-1五…     

影响高精细丝网印刷质量的因素

丝网印刷已成为微电子封装厚膜电路生产中的关键工艺技术。为满足微电子封装高精度、高密度的要求,从网版和印刷工艺参数两方面分析了影响高精细丝网印刷质量的因素。通过选用一定规格的不锈钢丝网,涂覆适当厚度的感光膜,开发出适合印刷50μm线宽和线间距的精密印刷网版;优化印刷工艺参数,将其中的刮刀压力、刮刀速度、离网间距分别控制在一定范围内,使印刷图形的变形量减少到200mm±30μm,实现线宽和间距为50μm、边缘清晰的精细印刷。     

适用200mm圆片、0.5μm线宽的半导体设备

本文论述了开发200mm圆片、0.5μm线宽半导体设备的必要性,并介绍4种适用200mm圆片、0.5μm线宽的半导体设备。     

利用共焦显微技术测试亚微米尺寸

当集成电路制造工艺线宽进入亚微米领域时，精确、稳定的测试亚微米、深亚微米线宽／间距尺寸，将成为重要而迫切的研究课题。本文主要阐述以光学原理为基础的共焦显微技术，以及利用共焦技术制造的LWM200型测试仪的性能，测试0．5μm，0．3μm的黑／白条宽，及其仪器测试性能分析。     

光泵CF_4 16μm激光器

本文介绍了我国第一台光泵 CF_416μm 激光器。该器件以 TEA CO_2激光器为泵浦源,以其9R(12)跃迁线泵浦长3.77m 吸收池内的冷却 CF_4分子,获得16μm 激光输出.泵浦光由低气压连续增益池压缩线宽,用限孔光阑得单横模,并与光泵腔良好模式匹配,用 KCl 棱镜分开泵浦光和16μm 光,在700mJ 的泵浦源能量下获得25mJ 超辐射输出能量。光量子转换效率7%左右.激光脉宽窄于150ns。整个器件可在约0.5Hg 重复率下,以20mJ 的能量稳定运转数千次。本文描述了低气压连续增益池对输出稳定性及效率的作用,CF_4池温度对激光输出特性的影响,得到 CF_4最佳运转压力及压力变化对16μm 激光脉宽的关系,泵浦源能量与16μm 输出的线性关系。文章还谈及用 CO_2的9R(10)线泵浦时的不同结果,并讨论那些偏离 CF_4吸收峰较远的泵浦线采用高气压连续调谐 CO_2激光器为泵浦源的优越性。     

挠性电路板微孔钻孔技术研究

随着电子信息产品功能的不断强大,对挠性电路板高精密化提出了更高的要求,目前50μm线宽/50μm间距、75μm微孔导通已经成为挠性电路板产品的主要发展趋势,而近年来技术日益更新的高转速钻机为挠性板机械钻微孔创造了条件。本文主要研究挠性板机械钻微孔技术,通过正交实验,对辅材搭配、基材材质特性、基材铜箔类型、钻孔参数等进行了系统试验,找出影响机械钻微孔的关键因子,并通过优化钻孔参数,以达到提高微孔钻孔品质、提高钻孔效率、降低微孔制作成本的目的。     

用He-Ne激光器研制1．06μm四分之一波片

本文介绍了用He-Ne激光器研制石英晶体的1．064μm四分之一波片，并用振动方程对平面偏振光通过1／4波片变成圆偏振光这一现象进行了分析。该波片可作波长为1.064μm和0.6328μm两用的1／4波片。     

大圆片级制造0.2μm线宽的移相光刻技术

<正>据美国《Semiconductor International》1992年第6期报道,日本夏普公司研究成功大圆片级制造0.2μm线宽的移相光刻技术,它将应用于从64Mb到256MbDRAM的制造。随着电路集成度的提高,线宽不断减小,制造4 Mb DRAM需要线宽为0.8μm,而64Mb到256Mb则需线宽0.3～0.2 μm。     

利用触摸面板光刻银胶实现20μm布线间距

正日本太阳油墨在"第三届尖端电子材料EXPO"(1月18～20日,东京有明国际会展中心)"上展出了用于静电容量式触摸面板布线材料的光刻银胶。该公司此次公开的布线图案样品实现了20μm/20μm线宽/线间距(L/S),电阻率为5.0×10—5Ω·cm。