基于CPLD的CMOS APS驱动时序的设计

详细介绍了Photobit公司的PB-1024CMOS APS图像传感器的驱动时序关系,提出了基于CPLD来实现CMOS APS图像传感器驱动控制电路的方法。系统选用美国Xilinx公司的XC9500系列CPLD作为硬件设计的开发平台,运用VHDL语言来实现对驱动电路的硬件描述,并采用Xilinx公司的Foundation软件对设计的驱动时序进行了仿真。测试与仿真结果表明所设计的驱动时序电路完全能够达到CMOS APS图像传感器的要求。     

基于CPLD的CMOS APS驱动时序的设计

详细介绍了Photobit公司的PB-1024 CMOS APS图像传感器的驱动时序关系,提出了基于CPLD来实现CMOS APS图像传感器驱动控制电路的方法.系统选用美国Xilinx公司的XC9500系列CPLD作为硬件设计的开发平台,运用VHDL语言来实现对驱动电路的硬件描述,并采用Xilinx公司的Foundation软件对设计的驱动时序进行了仿真.测试与仿真结果表明所设计的驱动时序电路完全能够达到CMOS APS图像传感器的要求.     

基于CPLD的CMOS APS驱动时序的设计

详细介绍了Photobit公司的PB-1024CMOS APS图像传感器的驱动时序关系，提出了基于CPLD来实现CMOS APS图像传感器驱动控制电路的方法。系统选用美国Xilinx公司的XC9500系列CPLD作为硬件设计的开发平台，运用VHDL语言来实现对驱动电路的硬件描述，并采用Xilinx公司的Foundation软件对设计的驱动时序进行了仿真。测试与仿真结果表明所设计的驱动时序电路完全能够达到CMOS APS图像传感器的要求。     

基于FPGA的多通道面阵CCD成像系统设计

以Sarnoff公司的CCD图像传感器VCCD1024H作为敏感元件,设计了一种基于FPGA的多通道面阵CCD成像系统,介绍了CCD工作原理、成像系统总体结构、各部分硬件电路、工作模式及FPGA时序逻辑设计,讨论了成像时序和数据整合。通过仿真验证FPGA逻辑满足成像及数据传输要求,为后续应用奠定了基础。     

基于背照式CCD的微弱目标成像系统设计

为了对微弱目标进行探测,提出一种采用背照式CCD47-10为传感器的成像系统设计方案。通过对CCD47-10的工作原理和性能参数进行分析,完成电源模块、驱动模块、信号处理模块、数据传输模块的硬件设计。使用VHDL语言完成FPGA中的逻辑电路设计,使用VC++完成上位机软件设计。最后通过搭建实验系统,在微弱光下对光栅进行成像,并分析图像信噪比。实验结果表明,设计的系统在对微弱目标成像时信噪比为72,能够满足对微弱目标探测的应用要求。     

高帧频CMOS摄像机控制驱动时序的设计与实现

详细介绍了Photobit公司PB-MV13型高帧频CMOS图像传感器驱动控制时序关系,设计了高帧速摄像机驱动控制时序.选用Xilinx公司的复杂可编程逻辑器件及其开发系统,用硬件描述语言实现了驱动时序及控制时序.实验表明,所设计的控制驱动时序完全满足图像传感器要求.     

基矛CPLD的高帧频CMOS相机驱动电路设计

依据Micron公司MI-MV13型高帧频互补金属氧化物半导体（CMOS）图像传感器驱动控制时序关系,设计了高帧频相机驱动控制时序。选用Actel公司复杂的可编程逻辑器件及其开发系统,并利用硬件描述语言实现了驱动时序及控制时序。实验表明．设计的控制驱动时序完全能满足图像传感器的要求。     

积分时间和级数分别可调的TDI CCD驱动器

在分析TDI CCD器件驱动时序关系的基础上,设计了积分时间和级数分别可调的驱动时序发生器.作为卫星上的有效载荷,TDI CCD成像系统可以根据不同的光照条件及探测分辨率的需求,选择不同的积分时间和级数,提高成像系统的灵敏度和信噪比.选用现场可编程门阵列(FPGA)作为硬件设计平台,使用VHDL语言对驱动时序发生器进行硬件描述,采用QuartusⅡ对所设计的驱动时序发生器进行了仿真.系统测试结果表明,所研制的驱动时序发生器可以满足高分辨率TDI CCD相机的驱动要求.     

基于CPLD的高帧频CMOS相机驱动电路设计

依据Micron公司MI-MV13型高帧频互补金属氧化物半导体(CMOS)图像传感器驱动控制时序关系,设计了高帧频相机驱动控制时序.选用Actel公司复杂的可编程逻辑器件及其开发系统,并利用硬件描述语言实现了驱动时序及控制时序.实验表明,设计的控制驱动时序完全能满足图像传感器的要求.     

无线传感器网络在煤矿瓦斯监测系统中的应用

针对近些年煤矿瓦斯监测不够精确等问题,本文结合无线传感器网络技术,提出了基于无线传感器网络的煤矿瓦斯监测系统的设计方法。根据该设计思想将系统分为信息采集、传送、监控和路由设计等几部分。针对现场实际的需求,提出固定节点和移动节点的实现方法并对两类传感器结点进行了软硬件设计。结点硬件部分主要包括:控制模块、传感器模块、无线通信模块和电源模块。软件部分主要包括数据采集采集模块与处理模块和数据传输模块,并给出了各模块的流程图。     

基于FPGA的CCD驱动设计

以Atmel公司的面阵CCD-TH7888A图像传感器为例,在研究了CCD结构和驱动时序图的基础上提出基于FPGA的驱动脉冲设计方法和硬件电路实现。使用VHDL语言对驱动时序发生器进行了硬件描述,并采用Quartus5．0对设计的驱动时序发生器进行仿真。试验结果表明,涉及的驱动电路可以满足面阵CCD-TH7888A的各项驱动要求。     

基于CPLD的面阵CCD图像传感器驱动时序发生器设计

在分析FTT1010-M型面阵CCD图像传感器驱动时序关系的基础上,设计了可调曝光时间的面阵CCD图像传感器驱动时序发生器.选用CPLD器件作为硬件设计平台,使用VHDL语言对驱动时序发生器进行了硬件描述.采用Quartus II对所设计的驱动时序发生器进行了功能仿真,并针对ALTERA公司的EPM7160SLC84-10进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序发生器不仅可以满足面阵CCD图像传感器的驱动要求,而且还能够调节其曝光时间.     

星敏感器地基评测系统的设计研究

为了能够方便、准确地评价星敏感器的成像质量,设计了一款专门用于评价成像质量的图像采集系统。该系统基于PCI总线接口,以FPGA作为核心控制逻辑,用双SRAM的双缓存结构实现了图像数据的大量传输。在软件上采用多线程方法实现了图像的显示和存储,并加入了图像评价模块,从而精确检测出了星敏感器的工作性能。多次严格试验表明,该系统工作稳定、可靠,其采集的图像数据不失真。当系统运行在16位的情况下,其峰值图像传输速率可达到40 Mbps。     

一种基于CMOS传感器的图像采集系统设计

CMOS型传感器比传统的CCD型传感器具有诸多优势,基于CMOS型传感器的图像系统已成为研究和开发的重点。设计一种以FPGA为核心控制芯片、基于USB接口和ADCS1121 CMOS型单色图像传感器的图像采集系统。介绍系统的构成及其硬件设计方法,给出USB固件程序、设备驱动程序及用户应用程序的实现方法。     

基于SoC FPGA的文字分割系统设计

针对于传统PC机实现的图像采集与处理系统在功耗、移植性、实时性和体积上的局限性问题,本设计实现了基于FPGA和ARM硬核处理器整合的SoC FPGA的图像文字分割系统。基于SoC FPGA的硬件平台和移植的嵌入式Linux开发环境的软硬协同设计方法,实现了CMOS传感器的图像采集、SDRAM存储、双口RAM数据通信和VGA显示输出。同时,基于ARM的硬核处理系统(HPS)控制双口RAM读写图像数据,在HPS中实现图像的预处理和分水岭算法。实验结果表明:本系统具有较准确的文字分割效果,一幅图像实时文字分割的平均速度为0.87s,比基于PC机的matlab环境和NIOS Ⅱ的SOPC系统上实现速度分别提高了0.84倍和4.52倍。本系统具有设计灵活,速度快、可移植性强的优点,对实时图像采集与处理系统的研究提供参考意义。     

微光探测成像系统电路设计与实现

为满足微光遥感卫星领域对微光探测的需求,本文提出了一种基于微光CMOS图像传感器GSENSE2020的成像电路设计。该成像电路通过FPGA实现了对图像传感器的驱动控制以及高速图像数据的接收和传输,通过DC/DC和LDO（low dropout regulator）为图像传感器提供了低噪声供电电源,采用PMIC（power management IC）解决了FPGA上电时序问题,利用DDR3实现高速图像缓存与处理,采用eMMC达到图像数据存储速率与容量的需求,应用FPGA的IP核及原语代替CameraLink接口转换芯片实现CameraLink通信协议,从而完成图像数据直接在CameraLink接口的高速传输。实验结果表明,成像系统电路功能及性能都达到了预期设计目标,系统的输出数据率可达2.4 Gbps,帧频高达25 fps,信噪比达到45.5 dB。     

基于CPLD的面阵CMOS图像传感器的驱动时序设计

在分析LUPA300型面阵CMOS图像传感器驱动时序关系的基础上,设计了此面阵CMOS图像传感器的驱动时序.选用CPLD器件作为硬件设计平台,试验VHDL语言对驱动时序进行了硬件描述,采用Quartus Ⅱ对所设计的驱动进行了功能仿真,并针对ALTERA公司的EPM1270T144C5进行了RTL级仿真及配置.系统测试结果表明,所设计的驱动时序可以满足面阵CMOS图像传感器LUPA300的各项驱动要求.     

FPGA控制下面阵CCD时序发生器设计及硬件实现

在分析Sony公司ICX098BQ面阵CCD图像传感器驱动时序的基础上,对可调节曝光时间的CCD时序发生器及其硬件电路进行设计.选用FPGA器件作为硬件设计平台,使用VHDL语言对时序关系进行了硬件描述,采用QuARTUSⅡ8.0对所设计的时序发生器进行了功能仿真,并以Altera公司的可编程逻辑器件为核心进行硬件适配...     

基于ARM的实时图像采集压缩系统设计与实现

针对系统低功耗的实际需求,提出一种基于ARM的嵌入式图像采集压缩系统的实现方案.采用一片CPLD设计时序控制器,很好地解决了图像采集系统存在的系统严格同步和高速数据流实时处理的设计难点,并能实现ARM及其外围器件之间的控制逻辑和数据交互.详细介绍了系统硬件平台的构建及系统软件的设计流程,并给出实验结果.利用本系统能够在远程PC的控制下实时采集压缩图像,并通过无线传感网络传输,系统功耗低于200 mW.     

极紫外光子计数成像仪图像快显系统设计与实现

为实现极紫外光子计数成像仪数字图像的实时获取,设计图像快显系统,完成数据的实时传输和图像的快速显示。设计了基于USB2.0的数据传输单元完成成像仪与PC工作机之间的数据交互,介绍了数据传输单元的工作原理与组成,采用FPGA+USB控制芯片的结构实现安全、高效的数据传输。对极紫外光子计数成像仪成像原理进行分析,在PC机中进行数据处理,完成图像的快速显示,实现极紫外光子计数成像仪的实时图像测试。经实验验证,本系统可以完成科学数据的实时接收与图像的快速显示功能,满足设备的调试与测试需求。