多种高速串行总线的对比研究与分析

针对新一代非嵌入式系统及嵌入式系统对数据通信传输能力需求的进一步提高,高速串行总线技术应时而生,高速串行总线中应用最为广泛的三种为以太网总线、PCIe总线及RapidIO总线。对比分析以太网、PCIe及RapidIO的特点及原理,通过对比其区别为硬件设计时选用合适的高速串行总线提供一定的帮助。     

基于RapidIO的相控阵短波发信系统交换单元设计

传统总线技术成为了制约短波通信系统性能进一步提升的瓶颈。RapidIO总线是一种新型嵌入式总线,具有传输效率高、系统成本低、系统稳定性好等特点。基于RapidIO技术设计了相控阵短波发信系统的交换单元,硬件上进行了系统供电电路、时钟电路和交换芯片端口电路设计;软件上主要介绍了RapidIO初始化和交换芯片的远程配置两个方面。在实际应用中实现了系统中各模块间信号的高速交换。     

RapidIO互联应用

在高速嵌入式系统中传统的总线技术已成为技术瓶颈,本文以近些年来涌现的RapidIO技术为基础,介绍RapidIO的结构体系和RapidIO在嵌入式多处理器系统互连中的实现方案,并对RapidIO总线的驱动开发的重点内容进行介绍,并对多处理器RapidIO互连系统进行测试.     

基于RapidIO总线的数字化中频传输系统的实现

面对软件无线电应用日益综合化的现状,数字化中频信号在板级的传输逐渐成为系统应用的瓶颈。本文简要介绍了RapidIO高速串行总线（SRIO）技术,并设计和实现了一套数字化中频信号的传输系统,为数字化中频信号的板级通信提出了一套解决方案。     

RapidIO总线在嵌入式信号处理计算机中的应用研究

为了提高嵌入式信号处理计算机的系统可扩展性和数据传输能力,总结了RapidIO总线的技术特征,分析了RapidIO总线在DSP、PowerPC、FPGA等典型处理器件中的互连结构,提出了一种基于RapidIO的开放式通用互连架构。该架构具备互连拓扑可配置、数据传输能力强、计算资源易扩展的特点,可以满足嵌入式信号处理计算机的应用需求。     

基于Serial RapidIO的高速实时数据采集处理系统

首先分析了传统共享型总线在高速实时数据采集处理系统中应用的局限性,介绍了新型交换式串行总线的优势。在对比当前流行的四种新型交换式高速串行总线特点的基础上,分析了采用Serial RapidIO技术架构系统的优势,设计了一个基于这一技术的高速实时数据采集处理系统。该系统具有易扩展、易升级的特点,具有较高的实际应用价值。     

多通道高速串行接口控制器设计

复杂嵌入式计算领域对模块间多通道数据传输的速率和规模需求越来越高,但是传统并行总线和通用高速串行总线存在带宽损耗大、硬件设计复杂等缺陷。针对这样的问题,设计了一种多通道高速串行接口控制器,该控制器使用前端总线来控制后端多路高速串行接口的数据收发,其中集成了软件环形缓冲队列、硬件乒乓式缓冲RAM、多通道加权优先调度管理等机制。实际应用表明,该控制器传输速率高、稳定性好,并且各通道间具有较好的均衡性,可以在各领域需要进行多通道数据传输的嵌入式系统中进行推广。     

RapidIO 网络集群管理技术

分析RapidIO总线通信特点与嵌入式系统通信需求,研究了RapidIO网络集群管理技术,融合机架内异构平台RapidIO网络管理技术与机架间网络管理技术,结合数据库集群、网络管理节点无状态等设计方案,为资源池系统提供了机架内、任意机架间高速通信的能力与网络管理节点多重备份的能力。为嵌入式系统的通信扩展提供了强力支撑。     

一种基于PCI总线的软件无线电平台的构建

在对PCI总线性能和硬件实现进行详细技术分析的基础上选用该总线作为关键系统互连，在通用计算机上构建了一种基于PCI总线的软件无线电平台。     

基于PC104总线的数字无线电信号监测系统研究

为了满足数字无线电设备的小型化和信号监测要求,基于PC104总线的高效数据传输特点,采用了上位机监测模块、信号采集解码模块以及PC104总线控制模块相结合的嵌入式系统搭建方法。数字无线电信号经过采集解码模块后,由总线控制模块完成数据在嵌入式处理器和上位机处理器之间的传输,最终在上位机监测模块进行显示。应用结果表明,该实时信号采集处理系统操作简单,具有较高的实时性和稳定性。     

基于SRIO总线的数字信号处理系统的实现

高速数字信号处理系统及其内部数据的交换通常需要很高的数据传输速度,传统的PCI并行总线由于传输速度受限难以满足实际需求。RapidIO总线采用点对点包交换技术,具有高宽带,低延迟及高可靠性等特点,为系统内部高速互连提供了很好的解决方案。该文通过对该协议的研究,掌握了实现该协议的关键技术,并采用RapidIO技术,提出了基于串行RapidIO的数字信号处理系统框架,并运用StratixⅡ系列FPGA芯片及Tsi578芯片实现该系统。     

RapidIO高速串行总线的信号完整性测试

介绍了高速串行总线信号完整性测试的关键概念,主要包括抖动及分离、眼图、误码评估和码间干扰、测试误差控制等,结合实际RapidIO串行系统应用给出了测试结果,并采用抖动谱等方法对相关指标进行了详细分析。     

大规模RapidIO协议交换的FPGA实现

RapidIO交换模块是RapidIO系统的核心模块,决定了整个RapidIO系统的数据带宽.文中介绍了一种大规模RapidIO协议交换的FPGA实现方式,并且在基于VPX总线的RapidIO交换模块中得到实际应用.该交换模块除具有RapidIO协议交换功能,还具有RapidIO系统主控功能以及以太网交换功能.经过使用实际的RapidIO端点模块进行测试,该交换模块实现了RapidIO交换功能以及RapidIO系统主控功能.     

RapidIO高速串行总线的信号完整性仿真

采用最先进的3D电磁场仿真软件对RapidIO高速串行总线进行了板级信号完整性仿真,在前仿真中对关心的设计参数进行了有效评估,形成了可信赖的指导数据;后仿真对实际设计数据进行了验证,修正了不理想的设计参数。仿真手段彻底改变了依靠经验和反复试验的设计方法,成为高速串行传输技术中不可或缺的设计手段。     

一种基于并串结合方式的波控系统设计

针对相控阵雷达波控系统的特点,提出了一种基于并串结合方式的波控系统,实现对相控阵雷达众多T/R组件的波束控制.本文指出了几种常用波控系统设计的优缺点,重点介绍了本波控系统设计的原理、组成和具体实现方法,并介绍了该波控系统设计在各方面带来的改进,包括布相时间短、波束切换快、系统扩展方便,同时能够有效的减少阵面走线、提高波控系统的可靠性和可维修性.     

多CPU嵌入式系统的设计方法

在嵌入式系统设计中,系统的模块化、标准化设计是设计者关心的重要问题,主要介绍在构成多CPU系统时如何通过共享双端口RAM、串行E2PROM以及利用串行I2C总线、SPI总线技术实现CPU之间的通信和信息交换,给出了多CPU系统设计中,根据实时性、传输数据量要求,合理选用以上技术构成系统的方法。该方法对于嵌入式系统模块化设计有一定的实用价值。     

RapidIO应用系统及其验证模型的设计与测试

针对传统嵌入式系统中互连通信的问题,提出一种可用于嵌入式系统内部通信的基于RapidIO的应用系统及其验证模型。该方案采用Altera公司的IP核和Cyclone系列FPGA,建立了串行RapidIO(SRIO)接口通信系统,并对其功能进行验证。详细分析了RapidIO应用系统及其验证模型的功能结构和运行原理,为提高嵌入式系统内部模块的通信速率提供了解决方案。